文献

J-GLOBAL ID：201602272994897649   整理番号：16A0769399

コストが効果的でないCMP無しの,高密度RDL応用のためのTSVプロセスをによる最終【Powered by NICT】

A Cost-Effective, CMP-Less, Via-Last TSV Process for High Density RDL Applications

著者 (8件)： Chui King-Jien ,  Loh Woon Leng ,  Wang Chunmei ,  Chang Ka-Fai ,  Ren Qin ,  Hwang Gilho ,  Chua Hung-Ming ,  Yu Mingbin
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ECTC  ページ： 277-282  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Mooreの法則により予測されるように,CMOSトランジスタの継続的ダウンスケーリングは,性能とコスト削減の点に関しては,非常に大きな課題に直面している。シリコン貫通ビア(TSV)技術は,システムレベル統合のための代替「More than Moore」ソリューションを提供しており,小さい形状因子,低減した電力消費と高いデータ転送速度を得るための大きな帯域幅をもたらした。ウエハ背面からビアラスト(VL)TSVは2.5D/3D不均一集積を可能にするために比較的単純でより費用対効果に優れた方法である。しかし,一時的接着ウエハのウエハ処理に関与する課題である。さらに,高性能応用のための,微細線幅と空間を持つ多重RDL層が必要である。本論文では,コスト効果的なCMPより少ないによる最終(VL)TSV集積化の流れ,2μm以下の微細な特徴サイズを有するCu RDLを可能にすることを示した。実証のために,10-40μmによる最終(VL)TSVを製作した。本研究の実現可能性を検証するために行った電気的および物理的キャラクタリゼーション。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 接着 ,  キャラクタリゼーション ,  帯域幅 ,  *形状因子 ,  三次元 ,  電力消費 ,  原価低減 ,  データ転送
準シソーラス用語： 線幅 ,  高性能化 ,  費用対効果 ,  シリコン貫通ビア ,  ダウンスケーリング ,  Mooreの法則 ,  *高密度 , 【Automatic Indexing@JST】

分類 (1件)： 音声処理  (JE05000E)

タイトルに関連する用語 (4件)： CMP ,  応用 ,  TSV ,  プロセス