文献

J-GLOBAL ID：201602275607220026   整理番号：16A1151282

40nm CMOSによる16.07pJ/cycle,31MHz,完全差動伝送ゲート論理ARM皮質M0コア【Powered by NICT】

A 16.07pJ/cycle 31MHz fully differential transmission gate logic ARM Cortex M0 core in 40nm CMOS

著者 (2件)： Reyserhove Hans (KU Leuven, ESAT-MICAS, Kasteelpark Arenberg 10, B-3001, Belgium) ,  Dehaene Wim (KU Leuven, ESAT-MICAS, Kasteelpark Arenberg 10, B-3001, Belgium)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ESSCIRC  ページ： 257-260  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,40nm CMOSによる16.07pJ/cycle31MHz ARM皮質M0コアを提示した。システムは拡張された標準セル流における差動伝送ゲートを用いて設計した,変動性,速度,エネルギーとスケーラビリティを考慮した。25~金型の広範な測定は,330~500mV10~48MHz範囲でサブ20pJ/サイクル運転を達成し,190mVまで完全に機能的であることを示した。最新技術と比較して,40倍速と4.8×EDP改善は,MEPで報告されている。クロック周波数(MEPで3.5%)とエネルギー消費(MEPで18.2%)に及ぼす低変動(σ/μ)により,フルカスタム研究の低い変動性・高速・低エネルギーを組み合わせた標準セル設計の容易さと設計時間であった。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *エネルギー消費 ,  高速度 ,  *CMOS
準シソーラス用語： 低エネルギー ,  クロック周波数 ,  *差動伝送 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  無線通信一般  (ND08010L)

タイトルに関連する用語 (6件)： CMOS ,  差動伝送 ,  ゲート ,  論理 ,  皮質 ,  コア