文献

J-GLOBAL ID：201602275635031526   整理番号：16A0977973

アナログ/RF不思議:先進FinFET技術の回路と技術同時最適化【Powered by NICT】

Analog/RF wonderland: Circuit and technology co-optimization in advanced FinFET technology

著者 (9件)： Fu-Lung Hsueh (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Yung-Chow Peng (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Chung-Hui Chen (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Tzu-Jin Yeh (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Hsieh-Hung Hsieh (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Chang Chin-Ho (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Szu-Lin Liu (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Chuang Mei-Chen (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan) ,  Mark Chen (Taiwan Semiconductor Manufacturing Company, Ltd., Hsinchu, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： VLSI Technology  ページ： 1-2  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 積層ゲートFinFET技術におけるミスマッチ感度回路で用いられる最も一般的な解決策の1つである。高精度を達成するために150短チャネル素子により形成された積層ゲートを用いたバンドギャップ回路を実証した。標的MOSアレイに均一な周辺パターンを加え,DGE(密度勾配効果)に起因する素子の不整合を除去することができる。低電力RF LNAとVCOでは,dc電力削減を達成した。近閾値電圧(NTV)設計手法はさらに50%RF電力低減のために採用した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力 ,  バンドギャップ ,  *アナログ系 ,  不整合
準シソーラス用語： 電力低減 ,  設計手法 ,  閾値電圧 ,  低電力化 ,  密度勾配 ,  短チャネル ,  高精度 ,  積層 ,  *同時最適化 ,  *FinFET , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： アナログ ,  RF ,  FinFET ,  同時最適化