文献

J-GLOBAL ID：201602280683328324   整理番号：16A0611415

アクティブイメージングのための130nm CMOSによるダイオード接続NMOSトランジスタを用いた280GHzアレイの設計と実証【Powered by NICT】

Design and Demonstration of 820-GHz Array Using Diode-Connected NMOS Transistors in 130-nm CMOS for Active Imaging

著者 (4件)： Dae Yeon Kim (Dept. of Electr. Eng., Univ. of Texas at Dallas, Richardson, TX, USA) ,  Shinwoong Park (Dept. of Electr. & Comput. Eng., Virginia Tech, Blacksburg, VA, USA) ,  Ruonan Han (Depts. of Electr. Eng. & Comput. Sci., Massachusetts Inst. of Technol., Cambridge, MA, USA) ,  Kenneth K. O. (Dept. of Electr. Eng., Univ. of Texas at Dallas, Richardson, TX, USA)
資料名： IEEE Transactions on Terahertz Science and Technology  (IEEE Transactions on Terahertz Science and Technology)
巻： 6  号： 2  ページ： 306-317  発行年： 2016年 
JST資料番号： W2304A  ISSN： 2156-342X  CODEN： ITTSBX  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： オンチップ画素選択回路を用いた82GHz8×8ダイオード接続NMOSトランジスタ能動イメージングアレイを130nm CMOS技術で実証した。このアーキテクチャの雑音性能を最新のMOSFETとSchottkyダイオード検出器アレイと同等であった。撮像アレイは,横方向およびcolumnnセレクタ,ダイオード接続NMOSトランジスタ受動ピクセルのアレイ,アナログマルチプレクサ,低雑音増幅器バンクから構成されている。823GHzで,標準偏差は67%であった1MHz変調周波数で標準偏差18%,測定された平均雑音等価パワー(NEP)の36.2pW/Hz^1/2で測定した平均応答の2.56kV/Wを達成した。平均応答性は815~835GHzの~2kV/Wよりも大きかった。12.6pW/Hz^1/2の最小NEPは~1THzでCMOSベース検出器のための最低であった。8×8撮像アレイは2.0×1.7mm²を占め,9.6mWの電力を消費する。動作周波数の増加を支援するための素子サイズの低減変動性を増大すると期待され,緩和アプローチが必要である。画素で測定されたアクセス時間は約40nsである。列に接続できる元素の数は,変調周波数によって決定され,1000以上の元素できる二当たり1000以上のフレームレートをサポートした。最後に,検出器最適化のために使用できることを感度とNEPを含む1/f雑音の発現を誘導し,提示する。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 低雑音増幅器 ,  1/f雑音 ,  標準偏差 ,  雑音特性 ,  電力 ,  撮像 ,  *NMOS構造 ,  MOSFET ,  *ダイオード ,  最適化 ,  雑音 ,  Schottky障壁ダイオード ,  画素 ,  *CMOS
準シソーラス用語： オンチップ , 【Automatic Indexing@JST】

分類 (1件)： 赤外・遠赤外領域の測光と光検出器  (BD07032W)

タイトルに関連する用語 (7件)： CMOS ,  ダイオード ,  NMOS ,  トランジスタ ,  アレイ ,  設計 ,  実証