文献

J-GLOBAL ID：201602285632325338   整理番号：16A0584312

GPU上での実時間有限要素シミュレーションに向けて【Powered by NICT】

Toward Real-Time Finite-Element Simulation on GPU

著者 (2件)： Quang Dinh (G2Elab, Univ. Grenoble Alpes, Grenoble, France) ,  Marechal Yves (G2Elab, Univ. Grenoble Alpes, Grenoble, France)
資料名： IEEE Transactions on Magnetics  (IEEE Transactions on Magnetics)
巻： 52  号： 3  ページ： ROMBUNNO.7207304.1-4  発行年： 2016年 
JST資料番号： A0339B  ISSN： 0018-9464  CODEN： IEMGAQ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,NVIDIAは磁場計算に適用した有限要素法のための統一デバイスアーキテクチャGPUを計算にいくつかの並列法を導入した。負荷バランスを保証するために,各並列スレッドは一つの要素の統合化を行っている。組立段階では,GPU大域メモリに及ぼす非ゼロエントリの選別と転位に基づく迅速な方法を導入した。,粗なフォーマットに得られた係数行列を得るために実行される還元プロセス。解決段階について,様々な前処理法の共役勾配反復ソルバを用いた。我々の実装では,メッシュに前処理を必要としないが,GPUの並列計算パワーの利点を持っている。試験では,この並列戦略は集合過程と解決過程に及ぼす四倍速い30倍速い性能を改善した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 並列演算 ,  負荷分散 ,  *前処理 ,  スレッド ,  共役 ,  磁場計算 ,  記憶装置 ,  有限要素法
準シソーラス用語： ソルバ ,  係数行列 ,  *有限要素シミュレーション ,  *実時間 , 【Automatic Indexing@JST】

著者キーワード (4件)： 並列計算 ,  計算統一デバイスアーキテクチャ(CUDA) ,  有限要素法(FEM) ,  グラフィックス処理ユニット(GPU)

分類 (4件)： 数値解析,近似法  (AB04000F) ,  専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I) ,  電波伝搬一般  (ND05010Q)

タイトルに関連する用語 (3件)： GPU ,  実時間 ,  有限要素シミュレーション