文献

J-GLOBAL ID：201602285666678162   整理番号：16A0769923

並列ハードウェアマージソータ【Powered by NICT】

Parallel Hardware Merge Sorter

著者 (4件)： Song Wei ,  Koch Dirk ,  Lujan Mikel ,  Garside Jim
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： FCCM  ページ： 95-102  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ソーティングは大量のデータを扱う応用に利用されていない。データセットは選言的なサブセットに分割並列で動作する多重選別スレッドを可能にすることであるが既存の技術は,マルチプロセッサまたはGPGPUを用いたソーティングを加速した。FPGAに実装されたハードウェアソータは高速・低エネルギー解を提供する可能性を有しているが,ソフトウェアシステムに使用される分配アルゴリズムは非常にデータ依存それらは容易に適用できないことを示した。最新逐次ソータの速度はまだ約1数/サイクルを得る。最近新しいハードウェアマージソータは配列の数に比例した速度で多数のソートされた配列を合併することによって,この速度限界を破壊した。ストールと可変選別速度を可能にすることにより,その面積と速度スケーラビリティを著しく改善した。32配列を併合する32ポート並列マージ木はVirtex VII FPGAに実装した。31.05数/サイクルの平均速度で配列を結び合せ,伝統的な逐次ソータと比較して160倍全選別時間を短縮した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  スレッド ,  ポート ,  高速度 ,  *分類装置 ,  マルチプロセッサシステム ,  *マージング ,  部分集合 ,  速度制限 ,  ソーティング
準シソーラス用語： 平均速度 ,  ソフトウェアシステム ,  GPGPU ,  選言 ,  データセット , 【Automatic Indexing@JST】

分類 (1件)： 専用演算制御装置  (JC04030Y)