文献

J-GLOBAL ID：201602285699000257   整理番号：16A0449240

298-fJ/writecycle650-fJ/readcycleを実現する画像処理プロセッサ向け28-nm FD-SOI8T3ポートSRAM

著者 (10件)： 森陽紀 (神戸大) ,  中川知己 (神戸大) ,  北原佑起 (神戸大) ,  河本優太 (神戸大) ,  高木健太 (神戸大) ,  吉本秀輔 (神戸大) ,  和泉慎太郎 (神戸大) ,  新居浩二 (ルネサスエレクトロニクス) ,  川口博 (神戸大) ,  吉本雅彦 (神戸大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 3(ICD2016 1-15)  ページ： 13-16  発行年： 2016年04月07日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 28-nm FD-SOIプロセス技術を用いた,低消費電力かつ低電圧な画像処理向け64-kb8T3ポートSRAMを提案する。本提案SRAMは,8トランジスタのビットセルから構成され,1-write/2-readの3ポートを持つと同時に多数決論理回路を備えアクティブエネルギを削減する。本テストチップは,最小電圧0.46Vにおいて,アクセス時間140nsで動作することを確認した。最小動作エネルギ点は,電源電圧0.54V,アクセス時間55ns(=18.2MHz)であり,多数決論理を組み合わせた場合,298-fJ/writecycle,650-fJ/readcycleの動作エネルギを達成した。これらの値は,28-nm FD-SOI6TSRAMに比べてそれぞれ78%及び52%の動作エネルギ削減を達成した。(著者抄録)

シソーラス用語： *SRAM ,  SOI構造 ,  多数決論理 ,  *映像メモリ ,  電子回路 ,  *減少 ,  電圧
準シソーラス用語： FDSOI ,  *エネルギー削減 ,  マルチポート回路 ,  低電圧

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 画像処理プロセッサ ,  ポート ,  SRAM