文献
J-GLOBAL ID:201602290798073443   整理番号:16A0604378

0.18μm高電圧CMOSプロセスを用いた漏れ電流防止を用いたオンチップ多電圧電力変換器【Powered by NICT】

An On-Chip Multi-Voltage Power Converter With Leakage Current Prevention Using 0.18 $¥mu$m High-Voltage CMOS Process
著者 (4件):
資料名:
巻: 10  号:ページ: 163-174  発行年: 2016年 
JST資料番号: W1885A  ISSN: 1932-4545  CODEN: ITBCCW  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,誘導電力供給を介して同時に±12Vと±1.8Vを生成する4電圧タイミング制御整流器と調節因子を統合したオンチップ多重電圧電力変換器を提示した。電力変換器はインプラントへの100mW以上のデリバリーで77.3%のPCEを達成した。提案した整流器は,基板漏れ電流を避けるために,二相始動方式と混合電圧ゲート制御器を採用した。寄生ダイオードのターンオン電圧より高いトランジスタしきい値電圧をもつ高電圧CMOSプロセスを用いた場合,この電流は従来の動的基板バイアス法では阻止できなかった。1)基板漏れ電流防止により達成される高電力変換効率,2)ブーストされたゲート制御電圧とスイッチとして全ての整流トランジスタを動作する,3)delaidターンオンを補償し,提案した先取り比較器を用いた整流スイッチの逆漏れ電流を防止した。このチップは0.18μm,32V高電圧CMOSプロセスで970×4500μmの面積を占めている。4電圧タイミング制御整流器だけでは[2.5V,25V]の範囲で直流高電圧を出力することができた。この電力変換器,ラットモデルを用いてベンチトップ実験およびin vivo電力リンク試験の両方を検証した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る