研究者
J-GLOBAL ID:201701014079911285   更新日: 2021年10月27日

藤枝 直輝

FUJIEDA Naoki
所属機関・部署:
職名: 准教授
ホームページURL (1件): https://sites.google.com/site/nfproc/
研究分野 (1件): 計算機システム
研究キーワード (4件): 情報教育 ,  組込みシステム ,  FPGA応用 ,  プロセッサアーキテクチャ
競争的資金等の研究課題 (4件):
  • 2021 - 2024 ディジタル回路の「さわれる」遠隔学習システムに関する研究
  • 2020 - 2023 FPGAを用いた超低コスト画像処理向け技術に関する研究
  • 2017 - 2018 組込みソフトウェア秘匿化のための大規模命令レジスタファイルの活用
  • 2014 - 2017 秘匿化・難読化のためのPLCプログラムのハードウェア化に関する研究
論文 (47件):
  • Shunsuke Matsuoka, Shuichi Ichikawa, Naoki Fujieda. A true random number generator that utilizes thermal noise in a programmable system-on-chip (PSoC). International Journal of Circuit Theory and Applications. 2021. 49. 10. 3354-3367
  • Naoki Fujieda, Sogo Takashima. An MMCM-based high-speed true random number generator for Xilinx FPGA. International Journal of Networking and Computing. 2021. 11. 2. 154-171
  • 正岡秀崇, 市川周一, 藤枝直輝. 内蔵LFSRとサンプリング間隔の揺らぎを利用した乱数生成手法. 電気学会論文誌D. 2021. 141. 2. 86-92
  • 荻堂盛也, 市川周一, 藤枝直輝, 山田親稔, 宮城桂. 動的部分再構成を用いた耐故障化手法のXilinx Zynq-7000 SoCによる試作. 電気学会論文誌D. 2021. 141. 2. 93-99
  • Naoki Fujieda, Sogo Takashima. Enhanced use of mixed-mode clock manager for coherent sampling-based true random number generator. 2020 Eighth International Symposium on Computing and Networking Workshops (CANDARW). 2020. 197-203
もっと見る
講演・口頭発表等 (98件):
  • ソフトプロセッサの相互検証に関するケーススタディ
    (情報処理学会 第236回システムアーキテクチャ研究発表会 2021)
  • パケット集約/分割ルータのFPGAによる試作
    (電子情報通信学会コンピュータシステム研究会 2021年3月研究会 2021)
  • ラッチ型TRNGの軽量実装に関する検討
    (電気学会次世代産業システム研究会 2021)
  • VHDL演習における初学者支援システムの基礎検討
    (情報処理学会 コンピュータと教育研究会 第154回研究発表会 2020)
  • マイクロプロセッサの内部状態とタイミング揺らぎを利用した乱数生成手法
    (電気学会次世代産業システム研究会 2020)
もっと見る
学歴 (2件):
  • 2008 - 2013 東京工業大学 大学院情報理工学研究科 計算工学専攻
  • 2004 - 2008 東京工業大学 工学部 情報工学科
学位 (1件):
  • 博士(工学) (東京工業大学)
経歴 (4件):
  • 2021/04 - 現在 愛知工業大学 工学部 電気学科 准教授
  • 2019/04 - 2021/03 愛知工業大学 工学部電気学科 講師
  • 2013/04 - 2019/03 豊橋技術科学大学 電気・電子情報工学系 助教
  • 2009/02 - 2011/03 MieruPC株式会社 代表取締役
委員歴 (8件):
  • 2019/06 - 現在 電子情報通信学会コンピュータシステム研究専門委員会 専門委員
  • 2017 - 現在 International Symposium on Computing and Networking (CANDAR) プログラム委員
  • 2013 - 現在 International Workshop on Advances in Networking and Computing (WANC) プログラム委員
  • 2017/04 - 2021/03 情報処理学会論文誌コンピューティングシステム 編集委員
  • 2015/04 - 2021/03 情報処理学会論文誌ジャーナル 査読委員
全件表示
受賞 (4件):
  • 2014/09 - 第2回 ARC/CPSY/RECONF 高性能コンピュータシステム設計コンテスト 高性能コンピュータシステム優秀設計賞(プロセッサ設計部門 第1位) メモリバンド幅の利用率を考慮した高性能プロセッサシステムの設計
  • 2014/03 - 29th International Conference on Computers and Their Applications (CATA-2014) Best Paper Award Finalist Enhanced Instruction Register Files for Embedded Software Obfuscation
  • 2012/06 - 3rd JILP Workshop on Computer Architecture Competitions (JWAC-3) Performance Track Award Request Density Aware Fair Memory Scheduling
  • 2009/05 - 先進的計算基盤システムシンポジウムSACSIS2009 Most Interesting Poster アーキテクチャ研究をサポートする低コストで効率的なVDECチップ試作・検証システムの開発と応用
所属学会 (3件):
IEEE ,  電子情報通信学会 ,  情報処理学会
※ J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る