文献

J-GLOBAL ID：201702213030290232   整理番号：17A0020888

電力効率の良い論理回路のための縮小サブギャップDOSを用いた低電圧有機薄膜トランジスタ【Powered by NICT】

Low voltage organic thin-film transistor with reduced sub-gap DOS for power efficient logic circuits

著者 (4件)： Zhao Jiaquing (National Engineering Laboratory for TFT-LCD Materials and Technologies Department of Electronic Engineering, School of the Electronic Information and Electrical Engineering, Shanghai Jiao Tong University, China) ,  Tang Wei (National Engineering Laboratory for TFT-LCD Materials and Technologies Department of Electronic Engineering, School of the Electronic Information and Electrical Engineering, Shanghai Jiao Tong University, China) ,  Yu Pengfei (National Engineering Laboratory for TFT-LCD Materials and Technologies Department of Electronic Engineering, School of the Electronic Information and Electrical Engineering, Shanghai Jiao Tong University, China) ,  Guo Xiaojun (National Engineering Laboratory for TFT-LCD Materials and Technologies Department of Electronic Engineering, School of the Electronic Information and Electrical Engineering, Shanghai Jiao Tong University, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： CAD-TFT  ページ： 1  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 大誘電率(高k)ゲート誘電体をもつゲート誘電体容量を大きくし,チャネルでのサブギャップ状態密度(DOS)を減少させることを含む二つの異なる手法を用いて二つの異なるアプローチ低電圧有機薄膜トランジスタ(OTFT)の回路性能は,デバイスおよび回路混成シミュレーションにより比較した。シミュレーション結果は,還元されたサブギャップDOS戦略を持つ低電圧OTFTはより速く,より電力効率の良い回路を達成するのを助けることができることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 状態密度 ,  *論理回路 ,  誘電率 ,  回路特性 ,  チャネル ,  *電力効率 ,  シミュレーション ,  ゲート絶縁膜
準シソーラス用語： *有機薄膜トランジスタ ,  *低電圧 ,  *サブギャップ , 【Automatic Indexing@JST】

分類 (3件)： ディジタルフィルタ  (NC04022Z) ,  図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 電力効率 ,  論理回路 ,  縮小 ,  サブギャップ ,  DOS ,  低電圧 ,  有機薄膜トランジスタ