文献

J-GLOBAL ID：201702213452220303   整理番号：17A0180124

SKAのためのFPGA上での複素FIRフィルタの高レベル設計【Powered by NICT】

High-Level Designs of Complex FIR Filters on FPGAs for the SKA

著者 (6件)： Wang Haomiao ,  Gante Joao ,  Zhang Ming ,  Falcao Gabriel ,  Sousa Leonel ,  Sinnen Oliver
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： HPCC/SmartCity/DSS  ページ： 797-804  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ハイエンドFPGAハードウェア加速器として採用し,それらの電力効率,柔軟性,高性能コンピューティング能力のためにされている。は,Square Kilometer Array(SKA)のような課題と制約のあるプロジェクトのための非常に有用なデバイス。しかし,従来の設計法は,SKAの目標応用における各々のエキスパートハードウェア知識と長い開発時間を必要とする,共有資源としてFPGAのアレイのを困難にしている。高レベル開発アプローチはこの問題を克服するために配置されている。本論文では,開発効率と二種類の一般的な高レベル法の達成可能な性能,MaxelerのMaxCompilerとOpenCLを調べた。は複雑な単精度浮動小数点(SPF)数を持つ長いFIRフィルタを実装することにより評価し,時間領域と周波数領域(TDFIRとFDFIR)である。著者らの結果は,高い性能は,そのような高レベル法を用いた低開発努力で達成できることを示した,OpenCLはTDFIRのMaxCompilerより優れた性能を有した。OpenCLである迅速に異なるフィルタアプローチを開発し,比較するために十分な柔軟性と,予想通りFDFIRベースの実行は明らかにTDFIRベースのものよりも優れている。OpenCLポータビリティを実証し,GPUを用いた性能を比較するために,フィルタはまた,GPUプラットフォーム上で評価した。評価はGPUはTDFIRにおける優れた性能が,FDFIRにおけるFPGAによる高性能であることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 周波数領域 ,  柔軟性 ,  ハードウェア ,  移植性 ,  加速器 ,  *フィルタ ,  *FPGA ,  電力効率 ,  *FIRフィルタ
準シソーラス用語： 時間領域 ,  OpenCL ,  設計法 ,  高性能コンピューティング , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  その他の通信応用  (ND15000K) ,  天文学・天体物理学一般  (DB03000B)

タイトルに関連する用語 (4件)： FPGA ,  FIRフィルタ ,  高レベル ,  設計