文献

J-GLOBAL ID：201702214516115313   整理番号：17A0076152

MATLABに基づく並列ループ冗長性検査のためのVERILOGコードの自動生成方法を提案した。【JST・京大機械翻訳】

Parallel cyclic redundancy check Verilog program generating method based on Matlab

著者 (6件)： Xue Jun (State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University)) ,  Duan Fajie (State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University)) ,  Jiang Jiajia (State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University)) ,  Li Yanchao (State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University)) ,  Yuan Jianfu (State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University)) ,  Wang Xianquan (State Key Laboratory of Precision Measurement Technology and Instrument (Tianjin University))
資料名： Jisuanji Yingyong  (Jisuanji Yingyong)
巻： 36  号： 9  ページ： 2503-2507,2554  発行年： 2016年 
JST資料番号： C2535A  ISSN： 1001-9081  CODEN： JYIIDU  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 水中音響信号検出データの伝送過程において、フィールドプログラマブルゲートアレイ(FPGA)は従来のシリアル方法を用いて、数のループ冗長性検査(CRC)を行う際に速度要求に到達できないが、より高速な並行検証方法はプログラミングが複雑になる実際の工学応用の困難問題が存在する。本論文は,伝送の速度の要求を満たすために,プログラミングの難易度を減少して,プログラミング時間を短縮するために,MATLABによる任意長さのデータフレームのための並列CRCプログラムを自動的に作成する方法を設計した。この計算方法は行列法の数学原理に基づき、MATLABを用いてすべての数学的導出計算過程を完成させ、そしてVERILOG HDL文法規則に符合するパラレルCRC検証プログラム文を直接出力する。QUARTUSII II 9。0のシミュレーションにより,この方法の有効性を検証するために,民間におけるデータ伝送実験を行った。チェックプログラムの自動編集出力は数十秒以内に完了し,同時に生成された並列CRCチェックプログラムは,データ転送速度の要求を満たす場合に,システムにおける転送プロトコル定義の長さ据Zhengの符号語を正確に計算することができる.Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： FPGA ,  マトリックス法 ,  *冗長性 ,  データ転送 ,  高速度 ,  文法 ,  プロトコル ,  計算機プログラミング
準シソーラス用語： 符号語 ,  データ伝送 ,  *自動生成 ,  *MATLAB , 【Automatic Indexing@JST】

著者キーワード (5件)： Cyclic Redundancy Check (CRC) ,  parallel computing ,  Matlab ,  Verilog Hardware Description Language (Verilog HDL) ,  Field Programmable Gate Array (FPGA)

分類 (4件)： 電気式制御機器  (IC02020Y) ,  CAD,CAM  (JE10000A) ,  ロボットの運動・制御  (IC04012J) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： MATLAB ,  ループ ,  冗長性 ,  検査 ,  Verilog ,  自動生成 ,  提案