文献

J-GLOBAL ID：201702214663807066   整理番号：17A0046678

Si上に集積された横型InAs/Si p型トンネルFET:その2:界面トラップの影響に関するシミュレーション研究

Lateral InAs/Si p-Type Tunnel FETs Integrated on Si-Part 2: Simulation Study of the Impact of Interface Traps

著者 (7件)： Sant Saurabh (Department of Electrical Engineering and Information Technology, ETH Zuerich, Zuerich, Switzerland) ,  Moselund Kirsten (IBM Research-Zurich, Rueschlikon, Switzerland) ,  Cutaia Davide (IBM Research-Zurich, Rueschlikon, Switzerland) ,  Schmid Heinz (IBM Research-Zurich, Rueschlikon, Switzerland) ,  Borg Mattias (IBM Research-Zurich, Rueschlikon, Switzerland) ,  Riel Heike (IBM Research-Zurich, Rueschlikon, Switzerland) ,  Schenk Andreas (Department of Electrical Engineering and Information Technology, ETH Zuerich, Zuerich, Switzerland)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 63  号： 11  ページ： 4240-4247  発行年： 2016年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： この論文では,第1部で説明したデバイスと同じジオメトリを備えたInAs/Siラテラルナワイヤ(NW)トンネルFET(TFET)のTCADシミュレーションを紹介します。バンド間トンネリングに加えて,InAs/SiおよびInAs/酸化物界面におけるトラップアシストトンネリング(TAT)が考慮された。シミュレーション結果と異なるデバイスの実験的伝達特性との間に非常に良い一致が見出される。このシミュレーションは,TFETのサブスレッショルド領域における伝達特性がTATによって完全に支配されることを確認する。InAs/Si界面における生成中心の高濃度化のために,サブスレッショルド領域における電流伝導は,InAs/Si界面でのTATによるキャリア生成とそれに続くホール障壁上の熱電子放出の2つのステップで行われる。後者は制限プロセスであるため,サブスレッショルドスイング(SS)に支配的であり,60mV/decadeより小さい値を防止します。加えて,Si/酸化物界面のトラップは,ゲートとチャネルとの間の静電結合を減少させ,SSをさらに劣化させる。様々な界面トラップ密度を用いた予測シミュレーションは,サブ熱的SSがInAs/Si界面とInAs/酸化物界面の両方で,D_it<5×10¹¹cm^-2eV^-1わずかに達成可能である。これは,より大きな直径を有する垂直InAs/Si NW TFETのために最近発見された最小限の要件であるD_it<5×10¹²cm^-2eV^-1を確認します。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： ウエハ【IC】 ,  *ケイ素 ,  横型 ,  *ヒ化インジウム ,  *P型半導体 ,  *トンネル効果 ,  *FET【トランジスタ】 ,  *キャリア捕獲 ,  シミュレーション ,  実験 ,  伝送特性 ,  性能指数 ,  ゲート【半導体】 ,  結合 ,  ナノワイヤ ,  モデリング ,  伝導バンド ,  温度依存性 ,  FWHM ,  電子遷移 ,  バンドギャップ
準シソーラス用語： ケイ素基板 ,  *TFET ,  *界面トラップ ,  サブ閾値スイング ,  静電結合 ,  BTBT

分類 (2件)： 半導体集積回路  (NC03162T) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (8件)： Si ,  集積 ,  横型 ,  InAs ,  トンネルFET ,  界面トラップ ,  シミュレーション ,  研究