文献

J-GLOBAL ID：201702217046042593   整理番号：17A0057844

カレントミラーに適用したnおよびp型UTBBトランジスタベース自己縦続接続構造の性能改善のためのバックゲートバイアスの利用【Powered by NICT】

Use of back gate bias to improve the performance of n- and p-type UTBB transistors-based self-cascode structures applied to current mirrors

著者 (5件)： Doria R.T. (Electrical Engineering Department, Centro Universita ́rio FEI, Sao Bernardo do Campo, Brazil) ,  Trevisoli R. (Electrical Engineering Department, Centro Universita ́rio FEI, Sao Bernardo do Campo, Brazil) ,  de Souza M. (Electrical Engineering Department, Centro Universita ́rio FEI, Sao Bernardo do Campo, Brazil) ,  Pavanello M.A. (Electrical Engineering Department, Centro Universita ́rio FEI, Sao Bernardo do Campo, Brazil) ,  Flandre D. (ICTEAM Institute, Universite ́ Catholique de Louvain, Louvain-la-Neuve, Belgium)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： S3S  ページ： 1-3  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,25nm長nおよびp型UTBB SOI MOSFETを用いた自己縦続接続構造で構成された電流ミラーのアナログ性能を改善するための逆バイアスの使用を初めて示すことである。バックゲートバイアスの使用は,p型素子の固有利得を向上させる約7dBを示し,等価チャネル長をもつ単一デバイスからよりも高くしているがミラーリング精度は単一素子に関して20%改善されることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 利得 ,  MOSFET ,  アナログ系 ,  *電流源等価回路 ,  *縦続接続
準シソーラス用語： チャネル長 ,  逆バイアス , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： カレントミラー ,  トランジスタ ,  自己 ,  縦続接続 ,  性能改善