文献

J-GLOBAL ID：201702219498445042   整理番号：17A0886931

少数ビットA DC受信機を用いたハイブリッドアーキテクチャ:達成可能な速度とエネルギー速度のトレードオフ【Powered by NICT】

Hybrid Architectures With Few-Bit ADC Receivers: Achievable Rates and Energy-Rate Tradeoffs

著者 (4件)： Mo Jianhua (The University of Texas at Austin, Austin, TX, USA) ,  Alkhateeb Ahmed (The University of Texas at Austin, Austin, TX, USA) ,  Abu-Surra Shadi (PHAZR Inc., Allen, TX, USA) ,  Heath Robert W. (The University of Texas at Austin, Austin, TX, USA)
資料名： IEEE Transactions on Wireless Communications  (IEEE Transactions on Wireless Communications)
巻： 16  号： 4  ページ： 2274-2287  発行年： 2017年 
JST資料番号： W1329A  ISSN： 1536-1276  CODEN： ITWCAX  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低分解能アナログ-ディジタル変換器(ADC)を用いたハイブリッドアナログ/ディジタルアーキテクチャと受信機は大型アンテナアレイを持つ無線システムのための二種の低電力解であり,ミリ波と大量の多重入力多重出力システムである。ほとんどの以前の研究は,完全分解能A DCを用いた無線周波数(RF)鎖の少数,アンテナの数に等しいRF鎖の数と低分解能A DCのいずれかを仮定した二つの極端な例を表している。本論文では,少数のRF鎖と有限数A DCビットの一般化ハイブリッドアーキテクチャを提案した。このアーキテクチャでは,チャネル反転と特異値分解に基づく通信法を用いた達成可能な速度を導出した。結果は,達成可能な速度は低及び中SNRで精度A DC受信機で得られたものと同等であることを示す。ビットとRF鎖の異なる数のための達成可能なレートと電力消費の間のトレードオフを考案した。これはシステムのエネルギー効率を最大化するために必要なA DCビットの数に関するいくつかの結論を引き出すことを可能にする。数値シミュレーションは粗いA DC量子化が様々なシステム構成の下で最適であることを示した。は粗い量子化によるハイブリッド結合は完全分解能A DCを有するハイブリッド結合と1ビットA DC結合の両方と比較して優れたエネルギー率トレードオフを達成することを意味している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： エネルギー効率 ,  特異値分解 ,  EHF波 ,  *受信機 ,  アレイアンテナ ,  多重化 ,  量子化 ,  *計算機アーキテクチャ ,  電力消費 ,  分解能 ,  AD変換器
準シソーラス用語： 数値シミュレーション ,  無線周波数 ,  低分解能 ,  *ハイブリッドアーキテクチャ , 【Automatic Indexing@JST】

分類 (1件)： 無線通信一般  (ND08010L)

タイトルに関連する用語 (6件)： ビット ,  DC ,  受信機 ,  ハイブリッドアーキテクチャ ,  エネルギー ,  トレードオフ