文献

J-GLOBAL ID：201702222809548711   整理番号：17A0145535

低遅延通信システムのためのレイテンシーの効率の良いIFFT設計法に関する研究【Powered by NICT】

Study on the latency efficient IFFT design method for low latency communication systems

著者 (2件)： In-Gul Jang (Mobile Application Research Department, Electronics & Telecommunications Research Institute, Daejeon, Korea) ,  Gweon-Do Jo (Mobile Application Research Department, Electronics & Telecommunications Research Institute, Daejeon, Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISPACS  ページ： 1-4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,IFFT入力信号に資源要素マッパからのIFFT入力データの並べ替えを通したIFFT出力の潜時を減少させる遅延効率的な逆高速Fourier変換(IFFT)設計法を提案した。IFFTコアはロングタームエボリューション(LTE)のような高速通信システムのためのかなりの割合を消費する。IFFTプロセッサから重要な成分であるベースバンドモデムの物理層実現におけるIFFTプロセッサは大量面積と処理能力を必要とする。,IFFT出力データにIFFT入力データから非常に長い潜時を持っている。遅延効率的IFFTは待ち時間なしで実時間サービスのような種々の応用を提供するために必要である。提案されたIFFTアーキテクチャをIFFTのメモリサイズとバタフライ演算の還元(例えば加算/減算)を介してIFFT出力データ遅延を減少させる。第三世代パートナーシッププロジェクトロングタームエボリューション(3GPP LTE)システムは,20MHz帯域幅の,2048ポイントFFTプロセッサを用いた。,ガードバンドに対応するIFFTプロセッサの入力信号は,ヌルとして帰属した(`0’)。IFFTの入力信号として多くのヌルという事実に基づいて,5G LTEのような低遅延通信システムのためのハードウエアと遅延効率の良いIFFT設計法を提案した。提案したアルゴリズムの性能を検証するために,基数2を底とSDF構造を持つ2048点FFTを使用した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 帯域幅 ,  スループット ,  待ち時間 ,  加算 ,  演算プロセッサ ,  高速Fourier変換 ,  減算 ,  *通信方式
準シソーラス用語： 基数 ,  物理層 ,  LTE【通信】 ,  入力データ ,  入力信号 ,  *設計法 ,  *低遅延 , 【Automatic Indexing@JST】

分類 (1件)： 移動通信  (ND08030H)

タイトルに関連する用語 (6件)： 低遅延 ,  通信システム ,  レイテンシー ,  IFFT ,  設計法 ,  研究