文献

J-GLOBAL ID：201702222877345160   整理番号：17A0024116

低電力定在波発振器を基にしたクロック分配ネットワークの階層的設計【Powered by NICT】

Hierarchical design of a low power standing wave oscillator based clock distribution network

著者 (9件)： Zhang Wei (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Hu Youde (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Huan Yuxiang (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Zou Zhuo (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Cui Keji (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Bao Dongxuan (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Pan Dashan (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Wang Lebo (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China) ,  Zheng Lirong (State Key Lab of ASICs & Systems, School of Information Science and Technology, Fudan University, Shanghai, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： NORCAS  ページ： 1-5  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,同期系におけるクロック電力消費を最小化するための二レベルバッファ定在波共振クロック分配を持つ階層的クロック相互接続ネットワークを紹介した。最初のレベルは全チップ面積のクロック信号を分配する多くの結合定在波発振器からなる蛇紋石ネットワークである。第二のレベルは,地方におけるクロック信号をルーティングするために定在波振動子に接続されたフィッシュボーン構造のグループである。フィッシュボーン構造のためのクロック合成流も設計自動化を可能にするために導入した。フィッシュボーンアーキテクチャは28nm標準CMOSプロセス下でのパイプライン浮動小数点融合乗算加算モジュールにより研究した。シミュレーション結果は,このアーキテクチャは,従来の緩衝クロックネットワークと比較して30%以上クロック電力消費を低減できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 同期信号 ,  *ネットワーク ,  自動設計 ,  共振 ,  *定在波 ,  相互結合網 ,  *発振器 ,  経路選定 ,  *クロック ,  乗算 ,  電力消費 ,  通信操作
準シソーラス用語： CMOSプロセス ,  チップ面積 ,  *クロック分配 ,  *低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  信号理論  (ND02020G)

タイトルに関連する用語 (5件)： 低電力 ,  定在波 ,  発振器 ,  クロック分配ネットワーク ,  設計