文献

J-GLOBAL ID：201702223397780240   整理番号：17A0309241

浮動小数点FFT/IFFTとDCT/IDCT計算のためのパイプライン化面積効率と高速再構成可能プロセッサ【Powered by NICT】

A pipelined area-efficient and high-speed reconfigurable processor for floating-point FFT/IFFT and DCT/IDCT computations

著者 (4件)： Wang Mingyu (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Wang Fang (Research Institute of Information Technology, Tsinghua University, Beijing 100084, China) ,  Wei Shaojun (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Li Zhaolin (Research Institute of Information Technology, Tsinghua University, Beijing 100084, China)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 47  ページ： 19-30  発行年： 2016年01月 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 科学計算と高分解能イメージングに利用するために,本論文では,IEEEの754標準に適合する可変長単精度浮動小数点FFT/IFFTとDCT/IDCT計算を実行するためにパイプライン化された再構成可能なプロセッサを紹介した。全ハードウェアオーバヘッドと電力消費を最小化するために,再構成可能な基数4バタフライ(RR4BF)は従来の並列基数4バタフライと比較して75%加算器を低減するために提案し,部分的に共有ピンポン構造レジスタバンク(PSPPRB)はRR4BFで最大加算器資源利用率を実現し,パイプライン設計のための高スループットを保証するために効率的かつ特異的な中間データキャッシング機構を提供する。融合浮動小数点4入力加算器と融合浮動小数点項ドット積ユニットを提案した,これは約3dB信号への量子化雑音比(SQNR)を改善するが,離散実装と従来の最先端技術設計と比較して28%と19%のハードウェアオーバヘッドを節約できる。シミュレーション結果は,FFT計算のための潜時はスループット損失なしにR4SDF設計の約25%であり,139dB以上のSQNRが得られることを示した。65nm CMOS技術における論理合成結果は,消費電力は500MHzで43.5mWから372.3mWの範囲に1024点FFTのための,全ハードウェアオーバヘッドは543K NAND2ゲートに等価であることを示した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 論理合成 ,  電力消費 ,  消費電力 ,  スループット ,  *高速度 ,  高速Fourier変換 ,  量子化雑音 ,  加算器 ,  *演算プロセッサ ,  IEEE ,  CMOS
準シソーラス用語： 基数 ,  高精細画像 ,  *再構成可能性 ,  *面積効率 , 【Automatic Indexing@JST】

著者キーワード (6件)： 再構成可能なプロセッサ ,  浮動小数点 ,  高速Fourier変換(FFT) ,  離散余弦変換(DCT) ,  面積効率の良い ,  高速

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (10件)： 浮動小数点 ,  FFT ,  IFFT ,  DCT ,  IDCT ,  計算 ,  パイプライン ,  面積効率 ,  再構成可能 ,  プロセッサ