文献
J-GLOBAL ID:201702224452734818   整理番号:17A0214235

先進FinFETプロセス開発を促進するためのB TI変動性と製品レベルの信頼性に関する一考察【Powered by NICT】

Consideration of BTI variability and product level reliability to expedite advanced FinFET process development
著者 (6件):
資料名:
巻: 2016  号: IEDM  ページ: 15.2.1-15.2.4  発行年: 2016年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本研究では,従来の平面(20nmシステムオンチップ,20soc)とFinFET(16nm FinFET, 16FF)時間ゼロVtとバイアス温度不安定性(BTI)誘導老化の変動性を調べ,SRAMと論理製品の信頼性への影響をも議論する。16fFでは,エージング後のVtは初期Vt分布よりもむしろB TI誘起Vtシフトにより支配されており,それらのVtシグマは平面20socよりも優れてた。20socと16ffのNBTI(負バイアス温度不安定性)緩和は同程度であるが,16fFはフィン上に局所高磁場のためにほとんどPBTI(正バイアス温度不安定性)回収を示した。SRAM静的雑音余裕(SNM)とNBTI誘起Vtシフトの間の相関は,SNMドリフトの初期Vtシグマの支配に合致した。回復相によるチップとビットレベルの高温動作寿命(HTOL)バーンイン試験は,すべての回収率はストレス直後から生じ,,よりVminテーリングするVtのミスマッチされていない。ビットレベルACおよびDC HTOL VminシグマはDCストレスによる付加的なVtのミスマッチと整合した。高温で論理Vmin回収率はVminにおけるB TIの寄与の特徴を示した。これらの結果は,16fFのBTI特徴のいくつかも20socとは異なり,初期Vtシグマ締付のための適切なプロセス最適化はまだSRAM/論理HTOL VminシフトよりむしろB TI劣化を支配することを示す。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る