文献

J-GLOBAL ID：201702225086942358   整理番号：17A0238397

広いパルスラッチパイプラインに基づく0.35V,1.3pJ/cycle,20MHz,8ビット8タップFIRコア【Powered by NICT】

A 0.35V 1.3pJ/cycle 20MHz 8-bit 8-tap FIR core based on wide-pulsed-latch pipelines

著者 (5件)： Jin Wei (Department of Electrical Engineering, Columbia University, New York, NY, USA) ,  Kim Seongjong (Department of Electrical Engineering, Columbia University, New York, NY, USA) ,  He Weifeng (Department of Micro-Nano Electronics, Shanghai Jiao Tong University, Shanghai, China) ,  Mao Zhigang (Department of Micro-Nano Electronics, Shanghai Jiao Tong University, Shanghai, China) ,  Seok Mingoo (Department of Electrical Engineering, Columbia University, New York, NY, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： A-SSCC  ページ： 129-132  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： near/sub閾値(V_t)パイプラインにおける変動の時間借用能力と耐性を高めるための幅広いパルスラッチを使用する重要な技術を提示した。具体的には,面積と電力の最小オーバヘッドを引き起こすが,サイクル時間の三分の1までのパルス幅を拡張するための短い経路をpad多V_t細胞を使用した。パルスラッチベースのパイプラインのための簡単なパルス/クロック分配ネットワーク設計を提案した。伝統的なパルスラッチベースの回路と比較して,この技術は,クロックネットワークの複雑さを効果的に低減する一方,借用への高い時間を3倍以上を達成した。技術は65nm,フリップフロップベース実装より性能とエネルギー効率で45.2%と11%の改善を達成する0.35V FIR変化の設計に適用した。測定結果は,プロセス,電圧,温度変動に対して筆者らの提案技法のロバスト性を確認した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電圧 ,  温度変動 ,  パルス幅 ,  ロバスト性 ,  *パルス ,  エネルギー効率 ,  電力
準シソーラス用語： クロック分配網 ,  ネットワーク設計 ,  クロック分配 ,  サイクルタイム , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： タップ ,  FIR ,  コア