文献

J-GLOBAL ID：201702226175665676   整理番号：17A0757282

65nm CMOSによる10Gb/s通信システムのための高線形性遅延検出回路の設計【Powered by NICT】

Design of high-linearity delay detection circuit for 10-Gb/s communication system in 65-nm CMOS

著者 (5件)： Furuichi Kosuke (University of Shiga Prefecture, 2500, Hikone Hassaka, Shiga, 522-8533, Japan) ,  Uemura Hiromu (University of Shiga Prefecture, 2500, Hikone Hassaka, Shiga, 522-8533, Japan) ,  Koda Natsuyuki (University of Shiga Prefecture, 2500, Hikone Hassaka, Shiga, 522-8533, Japan) ,  Inaba Hiromi (University of Shiga Prefecture, 2500, Hikone Hassaka, Shiga, 522-8533, Japan) ,  Kishine Keiji (University of Shiga Prefecture, 2500, Hikone Hassaka, Shiga, 522-8533, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISOCC  ページ： 261-262  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 周波数変調技術を用いて付加データの伝送システムを提案した。受信機では,復調特性はデータ速度に応じて低下する。以前の研究では,強調技術は,復調信号の劣化を低減できることを示した。本論文では,詳細な解析に基づいて遅延検波回路を設計した。提案した回路を調べるために,65nm CMOSプロセスを用いた重点を置いた遅延検波回路を作製した。復調信号の改善された直線性,著者らの提案した回路は,10Gb/s復調システムに適用可能であることを示したことを確認した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 復調 ,  *CMOS ,  周波数変調 ,  *通信方式 ,  送信方式 ,  遅延検波 ,  *線形性 ,  受信機
準シソーラス用語： データレート , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： CMOS ,  通信システム ,  線形性 ,  遅延 ,  検出回路 ,  設計