文献

J-GLOBAL ID：201702227284802775   整理番号：17A0347933

低電圧CMOSプロセスに基づく新しい負負荷電荷ポンプ回路を提案した。【JST・京大機械翻訳】

New Regulated Negative Charge Pump in Low Voltage CMOS Process

著者 (3件)： Luo Zhicong (College of Mechanical and Electronic Engineering, Fujian Agriculture and Forestry University) ,  Huang Shizhen (College of Physics and Information Engineering, Fuzhou University) ,  Ye Dapeng (College of Mechanical and Electronic Engineering, Fujian Agriculture and Forestry University)
資料名： Bandaoti Jishu  (Bandaoti Jishu)
巻： 41  号： 12  ページ： 894-898  発行年： 2016年 
JST資料番号： C2378A  ISSN： 1003-353X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： UMC 0.18ΜM 1.8V/3.3V CMOSプロセスを採用して、再生の刺激器に応用される新型負電荷電荷ポンプ回路を設計し、検証した。いくつかの典型的な負電荷電荷ポンプを紹介し,それらの利点と欠点を比較し,これに基づいて,新しい4次交差結合構造電圧電荷ポンプを設計した。既存の構造と比較して,この回路は始動プロセスと作動過程において過電圧問題が存在せず,デバイスの任意の両端間の電圧は電源電圧よりも小さく,MOSトランジスタの底部効果とドレイン電流の影響を低減した。電荷ポンプの容量はMIMキャパシタを用い,昇圧キャパシタは50PF,出力キャパシタは100PFである。チップ面積は2.3MM×1.3MMであり,試験結果は,電荷ポンプの出力電圧が-10.3Vであり,システムの最高効率が56%であることを示した。出力電流が3.5MAのとき,出力キャパシタが100PFのとき,リップル電圧は150MVであった。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 過電圧 ,  負電荷 ,  コンデンサ ,  *電圧 ,  MOSFET ,  *CMOS
準シソーラス用語： 出力電圧 ,  チップ面積 ,  MIMキャパシタ ,  ドレイン電流 ,  電源電圧 ,  交差結合 ,  *チャージポンプ回路 ,  *CMOSプロセス ,  *低電圧 , 【Automatic Indexing@JST】

著者キーワード (5件)： charge pump ,  negative voltage ,  return leakage current ,  power efficiency ,  ripple voltage

分類 (4件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T) ,  電源回路  (NC05060Q) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 低電圧 ,  CMOSプロセス ,  電荷ポンプ ,  提案