文献

J-GLOBAL ID：201702227337701194   整理番号：17A0794803

7nmノードでのナノワイヤFETの単一界面トラップによる性能と変動【Powered by NICT】

Performance and Variations Induced by Single Interface Trap of Nanowire FETs at 7-nm Node

著者 (4件)： Yoon Jun-Sik (Department of Creative IT Engineering and Future IT Innovation Laboratory, Pohang University of Science and Technology, Pohang, South Korea) ,  Kim Kihyun (Department of Creative IT Engineering and Future IT Innovation Laboratory, Pohang University of Science and Technology, Pohang, South Korea) ,  Rim Taiuk (Department of Creative IT Engineering and Future IT Innovation Laboratory, Pohang University of Science and Technology, Pohang, South Korea) ,  Baek Chang-Ki (Department of Creative IT Engineering and Future IT Innovation Laboratory, Pohang University of Science and Technology, Pohang, South Korea)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 64  号： 2  ページ： 339-345  発行年： 2017年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： DC/AC性能とナノワイヤ(NW)FETの単一界面トラップによる変動は完全に校正されたTCADシミュレーションを用いた7nm技術ノードで検討した。より短い接合勾配とより大きな直径は短チャネル劣化のないRC遅延を減少させた。低い誘電定数を有するスペーサは寄生虫感染及びオン状態電流のわずかな減少を伴うゲート容量減少し,RC遅延を最小化した。変動解析のための界面トラップがSi/SiO_2界面でP_b0,P_b1,固定酸化物電荷した。P_b0無視できるほど影響直流変動がドレインアンダーラップ領域でP_b1はゲート誘起ドレイン漏れ電流,オフ状態電流誘起変動を増加させた。,特にチャネル領域の中央で,固定酸化物電荷は単一界面トラップの近くで局所的に下方エネルギーバンドを曲げて左に向けてドレイン電流をシフトした。性能を最大にするためにだけでなく界面トラップによって誘発された変化を最小化するために,ドレインアンダーラップ領域の注意深い表面処理と垂直NW構造の適応は,微細な短チャネル特性を維持しながら,必要である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 表面処理 ,  シミュレーション ,  チャネル ,  *界面 ,  誘電率 ,  漏れ電流 ,  酸化物 ,  電流発生 ,  電荷 ,  *ナノワイヤ
準シソーラス用語： ドレイン電流 ,  配線遅延 ,  短チャネル ,  TCAD ,  *界面トラップ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： ノード ,  ナノワイヤFET ,  界面トラップ