文献

J-GLOBAL ID：201702227722786338   整理番号：17A0095284

1種の超小型DC~18 GHZ MMIC 6 BITデジタル減衰器【JST・京大機械翻訳】

A Microminiature DC-18 GHz MMIC 6 bit Digital Attenuator

著者 (3件)： Xie Yuanyuan (The 13th Research Institute, CETC) ,  Chen Fengxia (The 13th Research Institute, CETC) ,  Gao Xuebang (The 13th Research Institute, CETC)
資料名： Bandaoti Jishu  (Bandaoti Jishu)
巻： 41  号： 8  ページ： 580-585  発行年： 2016年 
JST資料番号： C2378A  ISSN： 1003-353X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： マイクロ波単一チップ集積回路(MMIC)のデジタル減衰器のサイズはチップコストの最も重要な決定因子である。GAAS E/D PHEMT技術に基づき、超小型DC~18GHZ 6 BITデジタル減衰器を開発し、チップ上に4 BITインバータを集積した。本論文では,ディジタル減衰器のトポロジー構造の改良とインバータの論理素子の回路設計のキーポイントを紹介した。この方法は,減衰器において,2つの小さな減衰ビット,2つの小さな減衰ビット,マイクロストリップ線路の幅を減少させ,薄膜の抵抗を減少させ,制御電圧を減少させることによって,MMICのコストを減少させる。試験結果により,DC-18GHZの周波数帯において,デジタル減衰器の挿入損は6DB未満であり,そして,全入力のVSWR(VSWR)は1.6未満であり,そして,全二乗平均平方根誤差は0.7DB未満であり,そして,作動電流は5MA未満であった。チップの面積は1.45MM×0.85MMであった。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  *ディジタル方式 ,  薄膜 ,  集積回路 ,  VSWR ,  論理素子 ,  *減衰器 ,  回路設計 ,  周波数帯 ,  *MMIC ,  マイクロストリップ線路 ,  マイクロ波 ,  挿入損
準シソーラス用語： PHEMT ,  *超小型 , 【Automatic Indexing@JST】

著者キーワード (5件)： microwave monolithic integrated circuit (MMIC) ,  microminiature ,  digital attenuator ,  GaAs E/ D PHEMT ,  direct coupled field-effect-transistor logic (DCFL) unit

分類 (1件)： 伝送線  (NC04030C)

タイトルに関連する用語 (5件)： GHz ,  MMIC ,  BIT ,  デジタル ,  減衰器