文献

J-GLOBAL ID：201702228192230146   整理番号：17A0118015

動的再構成可能なFPGA上のリアルタイムアプリケーションを支えるためのフレームワーク【Powered by NICT】

A Framework for Supporting Real-Time Applications on Dynamic Reconfigurable FPGAs

著者 (6件)： Biondi Alessandro ,  Balsini Alessio ,  Pagani Marco ,  Rossi Enrico ,  Marinoni Mauro ,  Buttazzo Giorgio
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： RTSS  ページ： 1-12  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： コンピューティングプラットフォームは特異的機能の高速化のための異なるタイプのプロセッサとフィールドプログラマブルゲートアレイ(FPGA)を含む不均一アーキテクチャに向かって発展する,ハードウェアアクセラレータとして使用されている。部分再構成能力を有する,最新のFPGAの増加容量と性能は,いくつかの応用領域,宇宙応用で魅力的にした。本論文では,動的部分再構成能力を持つFPGAによって開発されたハードウェアアクセラレータを利用する安全性が重要な実時間システムの開発をサポートするためのフレームワークを提案した。モデルを最初に提示し,与えられた制約条件と仮定の下で設定されたリアルタイムタスクのスケジュール可能性を検証するために応答時間解析を導いた。解析は,一般的なモデルに基づいているが,提案したフレームワークは,今日のプラットフォーム上に存在するいくつかの実世界制約を説明するために考案され,Zynqプラットフォーム,実際に最先端技術により支持されることを示し検証し実用化されている。最後に,合成作業負荷上で提案アプローチの最悪の場合の性能を評価することが報告されている多数の実験。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 制約条件 ,  演算プロセッサ ,  宇宙空間 ,  *FPGA ,  応答時間 ,  計算機アーキテクチャ ,  安全性 ,  高速化
準シソーラス用語： 最先端技術 ,  実時間システム ,  部分再構成 ,  ハードウェアアクセラレータ ,  *動的再構成 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (4件)： 動的再構成 ,  FPGA ,  リアルタイムアプリケーション ,  フレームワーク