文献

J-GLOBAL ID：201702228454425430   整理番号：17A0401668

Montgomeryアルゴリズムに基づくモジュラ乗算の効率的FPGA実装【Powered by NICT】

Efficient FPGA implementation of modular multiplication based on Montgomery algorithm

著者 (5件)： Yang Yatao (Beijing Electronic Science and Technology Institute, Beijing 100070, China) ,  Wu Chao (UTEK TECHNOLOGY(SHENZHEN) CO, LTD, Shenzhen 518000, China) ,  Li Zichen (Beijing Electronic Science and Technology Institute, Beijing 100070, China) ,  Li Zichen (Beijing Institute of Graphic Communication, Beijing 102600, China) ,  Yang Junming (Beijing Electronic Science and Technology Institute, Beijing 100070, China)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 47  号： PA  ページ： 209-215  発行年： 2016年 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 素体モジュールのFPGA実装のためのモジュラ乗算アルゴリズムの効率を改善するために,256×256ビット剰余乗算アルゴリズムを達成するために提案した効率的な方式。Xilinx FPGAの埋め込まれたIPコアは512ビット添加と256×256ビット乗算器を設計するために効率的に利用した。さらに,上記モジュールを用いて,完了Montgomeryモジュラ乗算アルゴリズムとした。伝統的な実装法と比較して,筆者らの方式,ハードウエア環境における複雑な暗号プロセッサを実現するための重要な値を持つにおける改善されたほぼ50%走行効率。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： ハードウェア ,  *乗算 ,  *FPGA ,  暗号 ,  演算プロセッサ ,  乗算器 ,  *アルゴリズム ,  走行
準シソーラス用語： IPコア ,  剰余乗算 ,  素体 ,  *FPGA実装 , 【Automatic Indexing@JST】

著者キーワード (4件)： Montgomeryモジュラ乗算 ,  FPGA ,  乗算器IPコア ,  付加IPコア

分類 (5件)： 符号理論  (ND02030R) ,  演算方式  (JC02020Z) ,  論理回路  (NC05070B) ,  計算理論  (JB02000A) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： アルゴリズム ,  乗算 ,  FPGA実装