文献

J-GLOBAL ID：201702232527141174   整理番号：17A0329168

厳しい環境条件における3次元応用のための金型金型相互接続への製造と特性化【Powered by NICT】

Manufacturing and characterization of die to die interconnections for 3D applications in harsh environmental conditions

著者 (6件)： Hartler C. (ams AG, Tobelbader Strasse 30,8141 Unterpremstaetten, Austria) ,  Siegert J. (ams AG, Tobelbader Strasse 30,8141 Unterpremstaetten, Austria) ,  Schrank F. (ams AG, Tobelbader Strasse 30,8141 Unterpremstaetten, Austria) ,  Schrems M. (ams AG, Tobelbader Strasse 30,8141 Unterpremstaetten, Austria) ,  Hajdarevic Z. (Besi Austria GmbH, Innstrasse 16, 6241 Radfeld, Austria) ,  Bulacher S. (Besi Austria GmbH, Innstrasse 16, 6241 Radfeld, Austria)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： EPTC  ページ： 580-583  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： モノのインターネット(IoT),自動車,モバイルインターネットとウェアラブルデバイスのような,主要なエンドユーザアプリケーションは性能増加と小さい,より高密度でより複雑なパッケージを必要とし,全ての低電力使用。10nmに向けてトランジスタダウンスケーリングを可能にする革新的フロントエンド技術は増加したI/O数と小ピッチ成分への道を開く,シリコン貫通ビア(TSV),マイクロバンプと薄いダイスによる積層3D構造に対するBGA/フリップチップ応用の単純なワイヤボンド組立から実装技術革命をもたらした。更なる形状因子を最適化するためにウェーハ(D2W)積層への3D金型は必須であり,コスト効果的な選択肢となっている。さらに,お互いに隣接してそれらを置くことの代わりにへの積層成分により,性能向上は短い信号経路と可能なより高い周波数のために得ることができた。本論文で記述した研究は,Mooreの法則以降(MtM)不均一3Dウエハレベルチップスケールパッケージ(WLCSP)統合のためのTSV技術と組み合わせたフリップチップ積層プロセスを詳述し,製品の信頼性に高い要求と過酷な環境での応用を目的とした。主要な目的は,競争力のあるコストで証明製造から構成されている。さらにデバイスである同期発電機近傍に存在することを厳しい自動車条件,を特徴とする200°Cまでの高温に対して試験した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  *相互接続 ,  フリップチップ法 ,  *キャラクタリゼーション ,  同期発電機 ,  形状因子 ,  *三次元
準シソーラス用語： WLCSP ,  Mooreの法則 ,  実装技術 ,  積層 ,  マイクロバンプ ,  シリコン貫通ビア ,  高密度 ,  モノのインターネット , 【Automatic Indexing@JST】

分類 (1件)： 入出力装置  (JC04050U)

タイトルに関連する用語 (6件)： 環境条件 ,  3次元 ,  応用 ,  金型 ,  相互接続 ,  特性化