文献

J-GLOBAL ID：201702232882823668   整理番号：17A0754783

65nm CMOSにおける時間に基づく積分制御を用いた0.0021mm~21.82mW,2.2GHz PLL【Powered by NICT】

A 0.0021 mm² 1.82 mW 2.2 GHz PLL Using Time-Based Integral Control in 65 nm CMOS

著者 (6件)： Zhu Junheng (Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Nandwana Romesh Kumar (Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Shu Guanghua (Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Elkholy Ahmed (Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Kim Seong Joong (Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Hanumolu Pavan Kumar (Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 1  ページ： 8-20  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近代マルチコアプロセッサは,複数の位相同期ループ(PLL)を用いて電力最適周波数での個々のコアを紹介した。本論文では,小面積におけるこのようなPLLを実現するための技法を提案した。古典的チャージポンプベースアナログPLLによって占有された領域であるII型応答の積分制御部分を実行するために必要な大きなループフィルタコンデンサに主として起因していた。ディジタルPLL(DPLL)はディジタル領域における積分制御を用いてキャパシタを除去できるが,それらのジッタ性能を時間-ディジタル変換器(TDC)のようなDPLLビルディングブロックによって導入された量子化誤差により分解される。時間ベース技術を用いた積分制御を実行することによって類似体(量子化誤差)とディジタル(小面積)PLLの利点を組み合わせるないしようとしている。この目的のために,リング発振器ベース積分器(ROI)は積分制御を実現するために使用されている。ROIは,その入力を統合し,パルス幅変調(PWM)信号の形で出力を発生する。ROIは量子化誤差を導入しないが,PWM信号を用いた電圧制御発振器を制御する望ましくないスプリアストーンを紹介した。は,これらの音を緩和し,良好なジッタ性能を達成するために擬似差動ROIを用いることを提案した。65nm CMOS LPプロセスで作製し,試作PLLはわずか0.0021mm~2の活性面積を占め,0.4~2.6GHzの出力周波数を提供する0.6Vから1.2Vの電源電圧範囲で動作する。2.2GHz出力周波数では,PLLは1V電源電圧で1.82mWを消費し,3.73ps_rms統合ジッタを達成した。は 226.0dBのFoM_J,報告されている最小活性面積を占有しながら,最新の設計に匹敵するに相当する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ジッタ ,  *CMOS ,  VCO【発振器】 ,  位相同期ループ ,  リング発振器 ,  ディジタル方式 ,  *積分 ,  積分器 ,  コンデンサ ,  量子化誤差 ,  周波数 ,  PWM【信号】
準シソーラス用語： 電源電圧 ,  ビルディングブロック ,  時間ディジタル変換器 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  発振回路  (NC05020Y)

タイトルに関連する用語 (2件)： CMOS ,  PLL