文献
J-GLOBAL ID:201702234899341600   整理番号:17A0329142

垂直相互接続を用いたMEMS WLCSP開発【Powered by NICT】

MEMS WLCSP development using vertical interconnection
著者 (6件):
資料名:
巻: 2016  号: EPTC  ページ: 455-458  発行年: 2016年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
モバイルアプリケーションにおけるMEMSデバイスの需要が増加すると,MEMSデバイス実装技術はサイズと厚さを減少させるへの挑戦に直面している。この課題を克服するための有望なパッケージングソリューションの一つは,TSV(シリコン貫通ビア)[1,2,3]を用いたWLCSP(Wafer Level Chip Scale Package)である。これはSiチップと基板との間の相互接続のための従来のワイヤボンディングの代わりにSi金型を通しての垂直相互接続を使用したのでTSV技術を用いたWLCSPが小さい形状因子を提供することができる。しかし,高いプロセスを持つためTSVプロセスはまだ種々の製品の適用に限られており,従来のワイヤボンディングパッケージと比較して材料コスト。Siピラー構造とCuワイヤを用いた新しいコスト的に優位なMEMS WLCSP,パッケージサイズと厚さを減らすために垂直相互接続として働くを提案した。DRIEとCu充填などの別々の高価なプロセスは垂直相互接続を形成するために必要とされないので,この構造はTSVプロセスよりも低コストを提供することができる。底MEMSデバイスとして,2次元加速度計装置を本研究で使用した,キャップウエハは,ウエハウエハボンディング技術へのAl-Ge共晶ボンディングを使用した底部ウエハ上に接着した。本研究では,異なるEMCはギャップの反り,ボイドとEMC充填のようなプロセスの観点からパッケージ構造を最適化するために評価した。また機械的シミュレーションのパラメータ研究をプロセスフローとパッケージ厚さを用いたMEMS素子の応力レベルを予測した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  固体デバイス製造技術一般  ,  固体デバイス材料 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る