文献

J-GLOBAL ID：201702235485417249   整理番号：17A0214170

高収率大面積MoS_2技術:材料,デバイスと回路の同時最適化【Powered by NICT】

High-yield large area MoS₂ technology: Material, device and circuits co-optimization

著者 (13件)： Yu L. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  El-Damak D. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Radhakrishna U. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Zubair A. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Piedra D. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Ling X. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Lin Y. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Zhang Y. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Lee Y.-H. (National Tsing-Hua University, Hsinchu, Taiwan) ,  Antoniadis D. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Kong J. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Chandrakasan A. (Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Palacios T. (Massachusetts Institute of Technology, Cambridge, MA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IEDM  ページ： 5.7.1-5.7.4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 単層(SL)MoS_2に基づく二次元エレクトロニクスはMoS_2の超薄特性,良好な輸送特性と安定な結晶構造に起因して,大規模柔軟なシステムを実現するための重要な利点を提供する。しかし,この材料に基づいて報告されているデバイスと回路は成長と製作技術に固有の様々な変動源のために低収率を有していた。本研究では,MoS_2技術を評価し,材料,デバイスと回路の相互最適化のためのガイドラインを提供することで変化を意識した設計フローと収量モデルを開発した。種々のインバータと基本論理ゲート(NANDとX ORのような)を用いたテストチップを提案した技術プラットフォームの近い単収の実証として作製した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *電子技術 ,  単一層 ,  結晶構造 ,  二次元
準シソーラス用語： テストチップ ,  NAND ,  論理ゲート ,  設計フロー ,  輸送特性 ,  *同時最適化 ,  *大面積 , 【Automatic Indexing@JST】

分類 (2件)： 二次電池  (YB04030K) ,  炭素とその化合物  (YB02060D)

タイトルに関連する用語 (3件)： 収率 ,  大面積 ,  同時最適化