文献

J-GLOBAL ID：201702235533347867   整理番号：17A0095301

GAN FET スイッチ用高圧高速度ドライバの設計と実現【JST・京大機械翻訳】

Design and Implementation of a High Voltage and High Speed GaN FET Switch Driver

著者 (2件)： Wang Ziqing (The 13th Research Institute,CETC) ,  Liao Bin (The 13th Research Institute,CETC)
資料名： Bandaoti Jishu  (Bandaoti Jishu)
巻： 41  号： 9  ページ： 674-678  発行年： 2016年 
JST資料番号： C2378A  ISSN： 1003-353X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,TTLトランジスタ,高電圧電平転,および高出力回路を統合したGANトランジスタ(FET)スイッチを設計し,それらの主な機能は,入力TTL信号のレベル変換を実現することである。0V/負の高圧信号を出力した。入力段は,シュミット構造を用いて,入力信号の許容性を向上させ,入力雑音許容性を改善し,従来の回路構造を改善し,変換速度はより速く,電力消費はより低かった。この回路を標準シリコンベースCMOSプロセスにより作製し,チップの試験結果により,負の電源電圧は-5~-40V,静的電流は10ΜA以下,動的電流は5MA@10MHZ,伝送遅延は20NS以下であることを示した。チップサイズは1である。42MM ×1。83MM。この回路には,高速応答,低消費電力,および強いノイズ防止能力があり,マイクロ波通信システムに広く適用できる。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *高圧 ,  電流 ,  電力消費 ,  *高速度 ,  マイクロ波通信 ,  トランジスタ ,  *スイッチ
準シソーラス用語： 低電力化 ,  高速応答 ,  チップサイズ ,  伝送遅延 ,  電源電圧 ,  CMOSプロセス ,  回路構成 ,  高出力 , 【Automatic Indexing@JST】

著者キーワード (5件)： GaN field effect transistor ( FET) switch ,  high-voltage driver ,  Schmitt circuit ,  level shifter ,  dead time

分類 (3件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： GaN ,  FET ,  高圧 ,  高速度 ,  ドライバ ,  設計