文献

J-GLOBAL ID：201702236718621049   整理番号：17A0240986

BelアレイD SPのための非同期細粒コプロセッサ【Powered by NICT】

The Bel array: An asynchronous fine-grained co-processor for DSP

著者 (3件)： Przybylski Andrew (School of Engineering, RMIT University, Melbourne Australia) ,  Haque Kashfia (School of Engineering, RMIT University, Melbourne Australia) ,  Beckett Paul (School of Engineering, RMIT University, Melbourne Australia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICSPCS  ページ： 1-7  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ビット要素(Bel)アレイ,ディジタル信号処理(DSP)応用のためのコプロセッサとして設定NULL Convention Logic(NCL)を用いて設計した細粒(1ビット)非同期再構成可能2Dアレイを解析した。各Belは二入力論理ゲート機能,反転,ルーティングの限られた数を実行または1ビット定数値を生成することができる。細粒再構成可能(reconfigurable)構造は,マイクロパイプラインを横切る超並列を提供できることを空間計算特性を示した。NCL実装服(遅い)低電力動作,または低待ち時間と高い性能(高出力)までの広い電圧範囲で動作を可能にした。例D SP応用,単一ビットデルタシグマ,20水道短語長(SWL)有限インパルス応答(FIR)フィルタはマッピングと配置プロセスを説明するために用い,28nmプロセスの0.164平方ミリメートル以下の有効面積を占めている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 上水道 ,  待ち時間 ,  *コプロセッサ ,  フィルタ ,  経路選定 ,  超並列処理 ,  電圧 ,  通信操作
準シソーラス用語： 有限インパルス応答 ,  高出力 ,  低電力化 ,  論理ゲート ,  再構成可能性 ,  ディジタル信号処理 , 【Automatic Indexing@JST】

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  論理回路  (NC05070B) ,  汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (5件)： BEL ,  アレイ ,  非同期 ,  細粒 ,  コプロセッサ