文献

J-GLOBAL ID：201702237144676344   整理番号：17A0204187

65nm CMOSにおける連続近似構造を有する9b/12ビット50Mサンプル/秒実験的A DC【Powered by NICT】

A 9 b/12 b 50 MS/s experimental ADC with continuous approximation architecture in 65 nm CMOS

著者 (3件)： Guo Xiaofeng (Fudan University) ,  Ye Fan (Fudan University) ,  Ren Junyan (Fudan University)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 37  号： 10  ページ： 105003-1-105003-6  発行年： 2016年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 9ビット,50MS/s,0.5mWの連続近似混合逐次近似(CAR&SAR)A DCを提示した。12ビット,50MS/s,0.6mW CAR&CAR A DCを提示した。低電力と高性能A DCの分野では,CARはSARとは異なる新しいアーキテクチャである。高精度を得るための迅速で容易であった。CARとその回路実装を紹介し,9ビット実験A DCはCARADCの実現可能性を検証するために設計した。一方,その分解能は余分なCARを添加した12ビットに拡張可能であり,その後性能はTTコーナーで0.6mW50MS/s72dB SNDRに上昇するとWalden FOMは3.6fj/conv段階である。9b ADCはTSMC1P9M65nm CMOS技術を用いて作製した。A DCは50dBのSNDRを達成し,実現Walden FOMは34fj/conv段階である。シミュレーションと測定結果は,CAR低消費電力と高性能A DCで利用可能な,SARを凌駕さえすることを証明した。A DCコアは0.045mm2の能動面積を占めている。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 計算機アーキテクチャ ,  *近似法 ,  逐次近似 ,  分解能 ,  *CMOS
準シソーラス用語： SNDR ,  回路実装 ,  高精度 ,  低電力化 , 【Automatic Indexing@JST】

著者キーワード (5件)： 低電力,高速A DC ,  CAR ,  SAR ,  ディジタルsloop A DC ,  ハイブリッドA DC

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： CMOS ,  近似 ,  ビット ,  サンプル ,  秒 ,  実験 ,  DC