文献

J-GLOBAL ID：201702238968277715   整理番号：17A0417601

完全集積100pF出力キャパシタを持つ20.6 0.5V V_における1.44mAクラスイベント駆動ディジタルLDO【Powered by NICT】

20.6 A 0.5V-V_IN 1.44mA-class event-driven digital LDO with a fully integrated 100pF output capacitor

著者 (4件)： Kim Doyun (Columbia University, New York, United States of America) ,  Kim Jonghwan (SK hynix, Icheon, Korea) ,  Ham Hyunju (SK hynix, Icheon, Korea) ,  Seok Mingoo (Columbia University, New York, United States of America)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 346-347  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 今日のシステムオンチップ設計では,低ドロップアウト電圧調整器(LDO)は,その高い電力密度のために異なる電圧領域を生成する最も一般的な選択の一つである。が,多くのLDOは高速負荷電流(I_LOAD)変化を補償するために大出力キャパシタ(C_OUT)を必要とする,ピンとオフチップ部品の数を増加させた。同期ディジタルLDO設計では,高頻度はC_OUTを小型化できるが,それは必然的に電力効率[2]を引き起こす。C_OUT要求を軽減し,400pF[1]のC_OUTと400クラスディジタルLDOを実証しイベント駆動(ED)制御方式を用いた最近の研究。ED方式は有望であるが,小さいC_OUTより大きなI_LOADを支援するLDOの開発が未だ望まれている。フィードバック待ち時間(T_LAT)の実質的な減少が小さいC_OUTの出力電圧変化(ΔV_OUT)の同じレベルを保持する必要があるので,これは実際に困難な課題となる。本研究では,待ち時間を短縮するために,細粒並列性ED制御システムへの注入と完全集積ディジタルLDOの開発を提案した。プロトタイプLDOは0.5V V_IN,0.45V V_SPおよび99.2%ピーク電流効率で1.44mA I_LOADを支援することができる。ΔI_LOADは±1.44mAである時にLDOは0.1nF C_OUT34mV以下(7.6%)ΔV_OUTを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力効率 ,  *コンデンサ ,  電圧調整器 ,  制御系 ,  *ディジタル方式 ,  プロトタイプ ,  小型化 ,  待ち時間 ,  電圧 ,  *イベント駆動 ,  行為 ,  改変
準シソーラス用語： ピーク電流 ,  出力電圧 ,  負荷電流 ,  電力密度 ,  システムオンチップ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 集積 ,  キャパシタ ,  クラス ,  イベント駆動 ,  ディジタル