文献

J-GLOBAL ID：201702243375569758   整理番号：17A0097003

CMOSにおける周波数キーワードにおけるシステムの設計と実現【JST・京大機械翻訳】

Design and Implementation of a System On-Chip for CMOS Intermediate Frequency Digital Receiver

著者 (5件)： Deng Jun (Sichuan Institute of Solid-State Circuits,China Electronics Technology Group Corp.) ,  Zhang Yanlin (Sichuan Institute of Solid-State Circuits,China Electronics Technology Group Corp.) ,  Liu Lintao (Sichuan Institute of Solid-State Circuits,China Electronics Technology Group Corp.) ,  Huang Xu (Sichuan Institute of Solid-State Circuits,China Electronics Technology Group Corp.) ,  Tao Yi (Sichuan Institute of Solid-State Circuits,China Electronics Technology Group Corp.)
資料名： Weidianzixue  (Weidianzixue)
巻： 46  号： 5  ページ： 581-584  発行年： 2016年 
JST資料番号： C2386A  ISSN： 1004-3365  CODEN： WEIDFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： CMOSプロセスの進歩により,集積化と小型化が電子デバイスの開発動向になっている。本論文では,CMOSプロセスに基づく中間周波数デジタル受信機システム(SOC)を提案し,RFフロントエンド,A/D変換器(ADC),デジタルダウンコンバータ(DDC)およびデジタルベースバンドプロセッサをチップに集積した。このチップは0.18ΜM CMOSプロセスを採用し、チップ面積は(7×8)MM~2である。0.5?4GHZの範囲でチップ試験を完了した。試験結果により,SOCチップのRFフロントエンドの鏡像抑制比は46.3DB,システム雑音は9.4DB,利得制御範囲は54.4DBであり,システムの要求条件を満たすことを示した。このチップは小型化、集積化、高信頼性電子システムにおいて広い応用前景がある。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 小型化 ,  電子装置 ,  *周波数 ,  *キーワード ,  AD変換器 ,  利得制御 ,  中間周波数 ,  *CMOS
準シソーラス用語： 高信頼性 ,  鏡像 ,  チップ面積 ,  RFフロントエンド ,  ディジタル受信機 ,  電子素子 ,  CMOSプロセス , 【Automatic Indexing@JST】

著者キーワード (4件)： IF digital receiver ,  RF receiving front-end ,  SoC ,  ADC

分類 (2件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (3件)： CMOS ,  キーワード ,  設計