文献

J-GLOBAL ID：201702244443832538   整理番号：17A0101343

宇宙応用向け高性能マルチコアプロセッサS698PMチップの設計【JST・京大機械翻訳】

Design of High-performance Multi-core S698PM for Space Applications

著者 (6件)： Yan Jun (Zhuhai Orbita Control Engineering Co., Ltd.) ,  Jiang Xiaohua (Zhuhai Orbita Control Engineering Co., Ltd.) ,  Tang Fangfu (Zhuhai Orbita Control Engineering Co., Ltd.) ,  Gong Yonghong (Zhuhai Orbita Control Engineering Co., Ltd.) ,  Yan Zhiyu (Zhuhai Orbita Control Engineering Co., Ltd.) ,  Huang Xiaohu (Zhuhai Orbita Control Engineering Co., Ltd.)
資料名： Hangtian Kongzhi  (Hangtian Kongzhi)
巻： 34  号： 4  ページ： 89-94  発行年： 2016年 
JST資料番号： C2112A  ISSN： 1006-3242  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,宇宙応用向けのSPARCアーキテクチャの組込みプロセッサチップの開発プロセスと技術製品を概説し,新世代のSPARCアーキテクチャマルチコアプロセッサSOCチップ(S698PMチップ)の設計を紹介し,性能最適化と信頼性最適化における設計方法を述べた。S698PMのアーキテクチャは,SMPのマルチプロセッサアーキテクチャを採用して,4つのコアの高性能SPARC V8プロセッサを構成して,二次キャッシュ制御を持ち,データスループットは大きい。チップは豊富な片上外設と宇宙バスインターフェイスを備えている。それは,多くの組込み式リアルタイムオペレーティングシステム(EOS)をサポートする。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *演算プロセッサ ,  計算機アーキテクチャ ,  キャッシュメモリ ,  *宇宙空間
準シソーラス用語： リアルタイムOS ,  性能最適化 ,  組込プロセッサ ,  SPARC ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

著者キーワード (10件)： SPARC V8 ,  Quad-core SoC ,  RISC ,  SMP architecture ,  Rad - hardened processor ,  EDAC ,  TMR ,  SEU ,  TID ,  SEL

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 宇宙 ,  応用 ,  マルチコアプロセッサ ,  設計