文献

J-GLOBAL ID：201702244502837484   整理番号：17A0055459

ME MTJ技術を用いたマルチビット加算器の設計【Powered by NICT】

Multi-bit adder design using ME-MTJ technology

著者 (4件)： Sharma Nishtha (The University of Texas at Dallas, Richardson, TX) ,  Marshall Andrew (The University of Texas at Dallas, Richardson, TX) ,  Bird Jonathan (The University of Texas at Dallas, Richardson, TX) ,  Dowben Peter (University of Nebraska, Lincoln, Lincoln, NE)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ASDAM  ページ： 89-92  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ME MTJデバイスの固有の利点は,非常に低い電力消費とデバイスレベル記憶能力である。磁気電気磁気トンネル接合(ME MTJ)に基づく論理のための必要な複雑な回路設計を実証した。必要なクロックは容易に達成可能な,大規模設計を可能にする考慮すべきである。ME MTJベースデバイスのためのコンパクトなモデルは,以前に提案されている。モデルと回路を用いて,5ビット加算器のシミュレーション結果とに沿った複雑なクロック方式を提案した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 回路設計 ,  電力消費 ,  クロック ,  磁気 ,  シミュレーション ,  *加算器
準シソーラス用語： 磁気トンネル接合 , 【Automatic Indexing@JST】

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (4件)： MTJ ,  マルチビット ,  加算器 ,  設計