文献

J-GLOBAL ID：201702245570917563   整理番号：17A0380117

新しい高速3分周/4プリスケーラ【Powered by NICT】

A novel high-speed divide-by-3/4 prescaler

著者 (2件)： Wenjian Jiang (Shenzhen Institutes of Advanced Technology, Chinese Academy of Sciences, China) ,  Fengqi Yu (Shenzhen Institutes of Advanced Technology, Chinese Academy of Sciences, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IMCEC  ページ： 479-482  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新しい拡張真の単相クロックベース(ETSPC)3/4プリスケーラを提示した。従来技術(すなわち伝送ゲート,論理ゲート)の代わりに,パストランジスタ論理回路を用いて,モード選択制御を実現するために必要であるわずか二トランジスタ。動作速度はETSCPフリップフロップ間のクリティカルパス遅延の低減により改善された。分周器のための対と比較して付加的なトランジスタの数はわずか二であるので,低消費電力を達成することができる。標準180nm CMOSプロセスでのシミュレーション結果は,提案した3分割/4プリスケーラの動作速度は従来の3分割/4プリスケーラより15.9%~103%速いことを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレーション ,  トランジスタ ,  分周器 ,  双安定回路 ,  *高速度 ,  モード選択 ,  クリニカルパス ,  単相 ,  CMOS
準シソーラス用語： 低電力化 ,  動作速度 ,  パストランジスタ論理 ,  論理ゲート , 【Automatic Indexing@JST】

分類 (1件)： 論理回路  (NC05070B)