文献

J-GLOBAL ID：201702246766148817   整理番号：17A0146044

低電力相互接続アーキテクチャのためのレーストラックメモリベース符号器/復号器【Powered by NICT】

Racetrack memory-based encoder/decoder for low-power interconnect architectures

著者 (4件)： Deb Suman (School of Computer Science and Engineering, Nanyang Technological University, Singapore) ,  Nit Leibin (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore) ,  Yu Hao (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore) ,  Chattopadhyay Anupam (School of Computer Science and Engineering, Nanyang Technological University, Singapore)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： SAMOS  ページ： 281-287  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スピンに基づくメモリ素子は,多様な利益,のような,零待機電力,高速動作速度と高い書き込み耐久性を提供する。貯蔵応用のためのに加えて,スピントルク転送(STT)ベースの磁気トンネル接合(MTJ)とレーストラックメモリ(RM)は,論理演算,特にインメモリ・コンピューティングおよび神経形態学的アーキテクチャとの関連で研究されている。本論文では,ディジタルシステムにおける相互接続アーキテクチャの電力消費を低減するために使用できる符号器/復号器のスピンベース設計を提案した。符号化方式は,相互接続とバスの電力消費を低減するために有用な方法を提供する。これらの方式を実現する符号器と復号器の使用を必要とする。著者らの提案した設計は,異なる符号化方式を実行するために再構成できる。また,同じ設計は,符号器としてあるいは復号器として機能に再構成できる。CMOSのみ実装と比較した場合,著者らのシミュレーションは,6ビット提案した再構成可能設計のための動的電力消費の49.65%減少を示した。CMOS実装と比較して,RMベース非再構成可能設計は,それぞれ,漏れ電流とダイナミックパワーの1.8Xおよび17.34Xまで改善を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 再構成 ,  *復号器 ,  ディジタル系 ,  *計算機アーキテクチャ ,  論理演算 ,  記憶素子 ,  電力消費 ,  耐久性 ,  *符号器 ,  漏れ電流 ,  高速度 ,  *相互接続 ,  CMOS
準シソーラス用語： 再構成可能性 ,  磁気トンネル接合 , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 低電力 ,  相互接続 ,  アーキテクチャ ,  符号器 ,  復号器