文献

J-GLOBAL ID：201702247901596763   整理番号：17A0115107

ビデオ処理管の迅速設計のための高レベル合成の使用【Powered by NICT】

Using high-level synthesis for rapid design of video processing pipes

著者 (8件)： Guzel Aydin Emre (Ozyegin University, Department of EE and CS, Istanbul, Turkey) ,  Levent Vecdi Emre (Ozyegin University, Department of EE and CS, Istanbul, Turkey) ,  Tosun Mustafa (Ozyegin University, Department of EE and CS, Istanbul, Turkey) ,  Ozkan M. Akif (Ozyegin University, Department of EE and CS, Istanbul, Turkey) ,  Akgun Toygar (Aselsan, Ankara, Turkey) ,  Buyukaydin Duygu (Aselsan, Ankara, Turkey) ,  Erbas Cengiz (Aselsan, Ankara, Turkey) ,  Ugurdag H. Fatih (Ozyegin University, Department of EE and CS, Istanbul, Turkey)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： EWDTS  ページ： 1-4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,著者らは,FPGAに関するオプティカルフロー設計の迅速な開発のための高レベル合成(HLS)を用いた我々の経験を共有している。Vivado HLSを用いたHLSに加えて,類似ビデオ処理問題でオプティカルフロー設計のために開発したHLSツールを行った。本論文では,まず,設計問題を述べ,著者ら自身のHLSツールを検討した。開発されたツールは,サイクリック間反復依存性を処理する能力を除いてかなり汎用であることが判明した。HLSにいくつかの新しい概念を紹介し,「パイプラインマルチプレクサ」である。合成の結果は,より良い時期またはVivado HLSに比べて優れた面積結果を達成できることを示した。さらに,Verilog RTL著者らのHLSツール出力であるVivado HLSからのものよりはるかに読み易い。は,設計者がRTLをデバッグと修正のためのをずっと容易にした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  オプティカルフロー ,  *録画装置
準シソーラス用語： Verilog , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： ビデオ ,  設計 ,  高レベル