文献

J-GLOBAL ID：201702248187590880   整理番号：17A0142354

受動,マルチレベルReRAMアレイのための読み出し回路の実際的考察【Powered by NICT】

Practical considerations of read-out circuits for passive, multi-level ReRAM arrays

著者 (6件)： Xing Jinling (College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, P. R. China) ,  Xu Hui (College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, P. R. China) ,  Li Jiwei (College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, P. R. China) ,  Wang Wei (College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, P. R. China) ,  Liu Haijun (College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, P. R. China) ,  Li Qingjiang (College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, P. R. China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： 3M-NANO  ページ： 168-171  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ReRAMはムーア以後フラッシュメモリのための潜在的な代替候補として浮上しているが,隠れた経路問題は,多レベル貯蔵における可能な応用を妨げる可能性がある。マルチレベル読出し応用のための二適切な隠れた経路緩和バイアススキーム(PD読み出しスキームとTIA読み出し方式)を紹介し,マルチレベル読出し性能を制限するA DC misreadの影響の理解に焦点を当てた。A DC misreadにより誘導された読み出し性能劣化の詳細な理論的推論が存在した。検証されたハードウェアシステムを構築した。実験結果は両読出しスキームはIΩ1MΩの範囲の線形抵抗器の抵抗を正確に測定できることを示した。TIA 読み出し方式であるPD読み出し方式よりもA DC misreadに対してより耐性,マルチレベル読出し方式としてより適切である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 抵抗器 ,  緩和現象 ,  *フラッシュメモリ ,  線形性
準シソーラス用語： 性能劣化 ,  *読出回路 ,  *ReRAM ,  *マルチレベル , 【Automatic Indexing@JST】

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： マルチレベル ,  ReRAM ,  アレイ ,  読み出し回路