文献
J-GLOBAL ID:201702251014640656   整理番号:17A0027811

MLC PCM読み出しのための,低電力TDC構成対数抵抗センサー

A Low-Power TDC-Configured Logarithmic Resistance Sensor for MLC PCM Readout
著者 (7件):
資料名:
巻: 16  号: 14  ページ: 5524-5535  発行年: 2016年 
JST資料番号: W1318A  ISSN: 1530-437X  CODEN: ISJEAZ  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
マルチレベルのセル相変化メモリー読み取り用の,低電力・対数抵抗センサーを提案した。提案したセンサーは,抵抗-電流変換器(R2I)と電流-デジタル変換器(I2D)から構成される。R2Iに追加した簡単なブリーディング電流源ペアが,電流整定速度と検知正確さを向上させる。時間-デジタル変換器構成の精密アナログ・デジタル変換(ADC)付きの2段階I2Dを,多数チャンネルを共有し補間及びサイズスケーリング手法を組み込んだ時間基準発生回路により,低い消費電力と小さなサイズで設計できた。この読み出しセンサーのR2I変換を含む全変換時間は100nsで,単一チャンネル読み出しセンサーの電力消費は,1.2V給電下で60μWであった。I2Dの最小判定ステップサイズとフルスケール入力電流の比は,従来の9.6b線形ADCのそれに一致する。センサー試作品は単一の時間基準発生器を共有する14チャンネルから構成され,各チャンネルの占有面積は,65nmCMOSプロセスで19μm×590μmであった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
R,L,C,Q,インピーダンス,誘電率の計測法・機器  ,  AD・DA変換回路  ,  半導体集積回路 

前のページに戻る