文献

J-GLOBAL ID：201702254889376222   整理番号：17A0063537

標準デジタルユニットで実現した5 BIT 100MS/S全デジタルアナログディジタルアナログディジタル変換器を採用した。【JST・京大機械翻訳】

A 100MS/s 5 bit Fully Digital Flash ADC with Standard Cells

著者 (4件)： Xue Xiangyan (State Key Laboratory of ASIC&System,Fudan University) ,  Zhou Xuerong (State Key Laboratory of ASIC&System,Fudan University) ,  Ye Fan (State Key Laboratory of ASIC&System,Fudan University) ,  Ren Junyan (State Key Laboratory of ASIC&System,Fudan University)
資料名： Fudan Xuebao. Ziran Kexue Ban  (Fudan Xuebao. Ziran Kexue Ban)
巻： 55  号： 4  ページ： 410-417,424  発行年： 2016年 
JST資料番号： W1451A  ISSN： 0427-7104  CODEN： FHPTAY  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,差分遅れ遅延法を用いて,入力信号を遅延信号に変換し,次に,対応する基準電圧との比較結果を得るために,全デジタル実用化の5ビットのアナログディジタル変換器を設計した。このデジタルコンパレータの基準電圧は差分遅れ鎖に置かれ,外部入力を必要としない。サンプル保持回路のスイッチと保持容量はデータベースにおける合適器件の代わりに使用される。このアナログディジタル変換器は,標準ディジタルライブラリのユニットによって構成され,従来の方法と比較して,電力消費,面積,および設計の複雑さにおいて,大いに改善された。回路はTSMC 65NMの技術で設計され、コア面積は0.02 MM2であり、サンプリング周波数が100 S/Sの場合、シミュレーションの消費電力は0.6 MW、SFDRは37.89DB、ENOBは4.55 BITである。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： データベース ,  *AD変換器 ,  消費電力 ,  *ディジタル方式 ,  電子図書館 ,  スイッチ ,  電力消費 ,  保持容量
準シソーラス用語： ENOB ,  サンプリング周波数 ,  基準電圧 ,  入力信号 ,  差分 , 【Automatic Indexing@JST】

著者キーワード (3件)： flash ADC ,  fully digital ADC ,  embedded reference

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (5件)： 標準 ,  デジタル ,  BIT ,  変換器 ,  採用