文献

J-GLOBAL ID：201702255879507296   整理番号：17A0181513

マルチチャネルチャネル化データキャッシュにおけるFPGAベースDDR3応用【Powered by NICT】

FPGA Based DDR3 Applications in a Multichannel Channelization Data Cache

著者 (2件)： Ye Wenhua ,  Li Huan
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISCID  ページ： 54-57  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタル受信機のFPGA技術実装では,完全な確率信号を完全捕捉,ディジタル変換器データに類似体の高サンプリング速度を持つ多チャネルチャネルを行う非常に有効な処理である。キャッシング大量のデータは,外部メモリSDRAMを使用する必要がある。DRR3の広い帯域幅と高い速度特性を持つキャッシング多チャネルチャネルデータのための特別な書込と読み管理システムを設計することにより,FPGAのための工学実施における小資源利用と高速データスループットの要求は解決された。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 管理システム ,  類似物質 ,  外部記憶装置 ,  ディジタル方式 ,  高速度 ,  *チャネル ,  *FPGA ,  帯域幅
準シソーラス用語： 資源利用 ,  SDRAM ,  キャッシング ,  サンプリング速度 ,  ディジタル受信機 ,  *データキャッシュ ,  *マルチチャネル , 【Automatic Indexing@JST】

分類 (2件)： 力,仕事量,圧力,摩擦の計測法・機器  (AD05050V) ,  信号理論  (ND02020G)

タイトルに関連する用語 (5件)： マルチチャネル ,  チャネル化 ,  データキャッシュ ,  FPGA ,  応用