文献

J-GLOBAL ID：201702258659862155   整理番号：17A0375364

チップ上のネットワークのための省電力指向最適化を用いた効率的なタスクマッピングアルゴリズム【Powered by NICT】

An efficient task mapping algorithm with power-aware optimization for network on chip

著者 (12件)： Hu Wei (College of Computer Science and Technology, Wuhan University of Science and Technology, Wuhan, Hubei, China, 430065) ,  Hu Wei (Hubei Province Key Laboratory of Intelligent Information Processing and Real-time Industrial System, Wuhan, Hubei, China, 430065) ,  Shi Qingsong (College of Computer Science, Zhejiang University, Hangzhou, Zhejiang, China, 310027) ,  Wang Yonghao (Centre of Digital Media Technology, Faculty of Computing, Engineering and the Built Environment, Birmingham City University, United Kingdom) ,  Zhang Kai (College of Computer Science and Technology, Wuhan University of Science and Technology, Wuhan, Hubei, China, 430065) ,  Zhang Kai (Hubei Province Key Laboratory of Intelligent Information Processing and Real-time Industrial System, Wuhan, Hubei, China, 430065) ,  Liu Jun (College of Computer Science and Technology, Wuhan University of Science and Technology, Wuhan, Hubei, China, 430065) ,  Liu Jun (Hubei Province Key Laboratory of Intelligent Information Processing and Real-time Industrial System, Wuhan, Hubei, China, 430065) ,  Liu Xiaoming (College of Computer Science and Technology, Wuhan University of Science and Technology, Wuhan, Hubei, China, 430065) ,  Liu Xiaoming (Hubei Province Key Laboratory of Intelligent Information Processing and Real-time Industrial System, Wuhan, Hubei, China, 430065) ,  Guo Hong (College of Computer Science and Technology, Wuhan University of Science and Technology, Wuhan, Hubei, China, 430065) ,  Guo Hong (Hubei Province Key Laboratory of Intelligent Information Processing and Real-time Industrial System, Wuhan, Hubei, China, 430065)
資料名： Journal of Systems Architecture  (Journal of Systems Architecture)
巻： 70  ページ： 48-58  発行年： 2016年 
JST資料番号： A0883A  ISSN： 1383-7621  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： よりコアは性能を向上させ,頻度増加なしにCPUの電力消費を低減するために単一チップ上に統合した。コアは線により接続し,ネットワーク,プロセッサ設計の有望なパラダイムとしてネットワークオンチップ(NOC)と呼ばれるとして組織化されている。しかし,低消費電力と性能を向上させるための課題である。コアの問題は,異なるコアにタスクをマッピングオンチップネットワークの完全な利点を得るようにするかである。本論文では,NOCのための電力を意識した最適化を用いた新しいマッピングアルゴリズムを提案した。タスクの交通を解析した。他と高い通信と同じ応用の課題は近隣としてオンチップネットワーク写像が行われることになる。そして異なる応用の課題はコアステップに写像した。タスクのマッピングとコアは動的に実行時に計算し,オンライン実装した。実験結果は,この提案したアルゴリズムは,電力消費を減らす通信における・高性能化できることを示した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 演算プロセッサ ,  写像 ,  *最適化 ,  *アルゴリズム ,  電力消費 ,  *電力 ,  *ネットワーク ,  通信
準シソーラス用語： オンライン ,  低電力化 ,  ネットワークオンチップ ,  *省電力 , 【Automatic Indexing@JST】

著者キーワード (4件)： 動力消費 ,  マッピングアルゴリズム ,  通信 ,  チップ上のネットワーク

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (2件)： 省電力 ,  最適化