文献

J-GLOBAL ID：201702258726424947   整理番号：17A0085355

超薄膜体SOI上のPZTゲート積層を持つ,二重ゲート負性キャパシタンスMOSFET:デバイス性能の校正されたシミュレーション研究

Double-Gate Negative-Capacitance MOSFET With PZT Gate-Stack on Ultra Thin Body SOI: An Experimentally Calibrated Simulation Study of Device Performance

著者 (4件)： Saeidi Ali (Laboratory of Micro and Nano-electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Jazaeri Farzan (Integrated Circuits Laboratory, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Stolichnov Igor (Laboratory of Micro and Nano-electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Ionescu Adrian M. (Laboratory of Micro and Nano-electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 63  号： 12  ページ： 4678-4684  発行年： 2016年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 14nm技術ノード向けに,ヒステリシスの無い負性キャパシタンス(NC)金属酸化膜半導体電界効果トランジスター(MOSFET)の高性能で低電力の設計を提案し,検討した。設計は,NC効果を得るためのジルコン酸チタン酸鉛(PZT)強誘電体のゲート積層を使って校正したシミュレーションに基づいている。必要なパラメーターは,実際的なシミュレーション結果を確保するため,実験的に作製した強誘電体キャパシターを特性評価して抽出した。提案方法で得られた強誘電体厚さは,NCトランジスターの非ヒステリシス動作の最大強化につながった。ここでは,NC効果を使った,しきい値以下スイングとゲート・オーバードライブの二つの改良を報告する。強誘電体の現実的なLandauモデルとSilvaco社TCADを使ったシミュレーションにより,14nmノード向けの,薄膜ボディとボックスの完全欠乏・シリコン・オン・インシュレーター(SOI) FETは,NC効果を使うことにより,室温において,平均しきい値以下スイング55mV/decadeで,0.9Vの代わりに0.26Vのゲート電圧で動作できることを実証した。強誘電体とMOSキャパシター間の不整合を打開して,NC効果を高めて強誘電体の最適厚さを減らすため,二重ゲート構造を提案した。14nmノード・二重ゲート・負性キャパシタンスFETは,45mV/decadeの平均しきい値以下スイングで,0.24Vのゲート電圧で動作できる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *ゲート【半導体】 ,  *MOSFET ,  *超薄膜 ,  *SOI構造 ,  *ジルコニウム酸チタン酸鉛 ,  積層構造 ,  *静電容量 ,  *半導体プロセス ,  *空乏層 ,  強誘電体 ,  シミュレーション ,  コンデンサ
準シソーラス用語： *二重ゲート ,  ゲートスタック ,  負性容量 ,  *完全空乏型SOI ,  強誘電体キャパシタ

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (10件)： 薄膜体 ,  SOI ,  PZT ,  ゲート ,  二重ゲート ,  キャパシタンス ,  MOSFET ,  校正 ,  シミュレーション ,  研究