文献

J-GLOBAL ID：201702258766235602   整理番号：17A0414085

NANDフラッシュベースSSDの寿命を延長する動的消去電圧と時間スケーリング【Powered by NICT】

Dynamic Erase Voltage and Time Scaling for Extending Lifetime of NAND Flash-Based SSDs

著者 (5件)： Jeong Jaeyong (Memory Division, Samsung Electronics, Hwaseong-si, Gyeonggi-do, Korea) ,  Song Youngsun (Department of Computer Science and Engineering, Seoul National University, Gwanak-gu, Seoul, Korea) ,  Hahn Sangwook Shane (Department of Computer Science and Engineering, Seoul National University, Gwanak-gu, Seoul, Korea) ,  Lee Sungjin (Department of Computer Science and Information Engineering, Inha University, Nam-gu, Incheon, Korea) ,  Kim Jihong (Department of Computer Science and Engineering, Seoul National University, Gwanak-gu, Seoul, Korea)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 66  号： 4  ページ： 616-630  発行年： 2017年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近の先進半導体プロセススケーリングの副作用として,NANDフラッシュメモリの減少寿命は高性能計算システムにおけるSSDの広い採用に対する主要な障壁の一つとして出現している。本論文では,動的消去電圧と時間スケーリング(DeVTS),NANDフラッシュメモリの寿命(特に,耐久性)を拡張への統合的アプローチを提案した。DeVTSは,低電圧または遅い速度でNANDブロックを消去NAND耐久性を大幅に改善できることを著者らの鍵となる観察によって動機づけられている。しかし,低消去電圧を用いたNANDフラッシュメモリの書き込み性能及び保持能力に有害な副作用を引き起こす。NAND要求に影響を与えることなくNAND耐久性を改善するために,低電圧で消去NANDブロックにデータを書くときは,保持要求の書き込み要求と変動間のアイドル時間を利用した。書込み性能と保持要求を正確に予測するによる耐久性と消去電圧/時間の間のトレードオフ関係を利用するDeVTS意識FTL,dvsFTLを実装した。著者らの実験結果は,dvsFTLは既存DeVTS気づいていないFTL,平均して94%によるNAND耐久性を向上させることができる全てのNAND要求が保存されていることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 保持容量 ,  *電圧 ,  耐久性 ,  遊休時間 ,  半導体プロセス ,  トレードオフ ,  副作用
準シソーラス用語： *NAND ,  低電圧 ,  高性能コンピューティング ,  *NANDフラッシュ , 【Automatic Indexing@JST】

分類 (2件)： 記憶装置  (JC04060F) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： NANDフラッシュ ,  SSD ,  寿命 ,  消去 ,  スケーリング