文献
J-GLOBAL ID:201702260234212479   整理番号:17A0262302

超広帯域送受信機に適用した多相時計発生器の設計【JST・京大機械翻訳】

A Multiphase Clock Generation for UWB Transceiver
著者 (4件):
資料名:
巻: 33  号: 11  ページ: 87-90,094  発行年: 2016年 
JST資料番号: C2387A  ISSN: 1000-7180  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 中国 (CHN)  言語: 中国語 (ZH)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
超広帯域(UWB)送受信機のための多相位基帯クロック発生器を設計した。このクロック発生器は位相同期ループ(PLL)と遅延ロックループ(DLL)構造の共通性を分析することによって、全整合の電圧制御発振器/圧力制御線(VCO/VCDL)デュアルモード配置可能な構造を提案し、クロック発生器をそれぞれPLL/DLLの2つのモードで動作させることができる。UWB送受信機に2GHZ 10位相のベースバンドクロック信号を提供する。この回路はTSMC 65NM CMOSプロセスに基づいて設計され,有効面積は0.03MM2である。試験結果により,PLLモードの出力位相雑音は--DBC/HZ@1MHZであり,参照電力は-46.89DBCであることを示した。供給電圧が1Vのとき,回路の電力消費は約2.1MWであった。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  発振回路 

前のページに戻る