文献

J-GLOBAL ID：201702260521632338   整理番号：17A0689804

時分割多重実行によるシストリックリングの面積効率向上手法

著者 (2件)： 山野龍佑 (奈良先端科学技術大学院大) ,  中島康彦 (奈良先端科学技術大学院大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 44(CPSY2017 1-15)  ページ： 27-32  発行年： 2017年05月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,DNN(Deep Neural Network)による機械学習の進歩が目覚ましい。DNNを実世界の問題解決に生かすため,組み込み機器へのDNN実装の要求はますます高まっている。組み込み機器の厳しい制約としてファンレス動作がある。しかし,DNNの実装に広く利用されるGPGPUでは制約を満たすことが困難である。このためDNN専用のアクセラレータの研究が盛んになってきた。一方で,従来からノイマン型アーキテクチャのボトルネックである消費電力対性能を補う汎用アクセラレータとしてFPGA,シストリックアレイ,CGRAが研究されてきた。最近ではシストリックアレイベースのアクセラレータによるDNNの実装がGPUを超える性能を発揮することが報告されている。我々はCGRAアクセラレータであるEMAXV(Energy-aware Multimode Accelerator eXtension)を開発してきた。しかし,CGRAの特徴として配線の複雑さからスケーラビリティが低いという問題があった。そこで本稿では,配線混雑を解決したシストリックァレイベースのアクセラレータであるIMAX(In-Memory Accelerator eXtension)を提案する。また,Zynq UltraScale+を用いたプロトタイプを設計し,性能の見積もりを行った。その結果,IMAXはEMAXVの課題であった配線の混雑を解決でき,EMAXVと同等以上のスケーラビリティーを持つアクセラレータとして期待できることを示す。(著者抄録)

シソーラス用語： データ処理システム ,  *高速計算 ,  *FPGA ,  *TDM【信号】 ,  *ニューラルネットワーク ,  機械学習 ,  組込みシステム ,  プロトタイプ ,  配線設計 ,  性能評価 ,  補助メモリ ,  演算プロセッサ ,  計算機アーキテクチャ
準シソーラス用語： アクセラレータ ,  シストリックリングCGRA ,  時分割多重 ,  ディープニューラルネットワーク ,  配線混雑 ,  スクラッチパッドメモリ ,  演算ユニット

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  集積回路一般  (NC03161C)

引用文献 (10件)：

• Alex Krizhevsky, Ilya Sutskever, Geoffrey E. Hin-ton: ”Im-ageNet Classification with Deep Convolutional Neu-ral Net-works,” NIPS2012
• Yuttakon YUTTAKONKIT, Shinya TAKAMAEDA-YA MAZAKI, Yasuhiko NAKASHIMA: ”Performance Compar-ison of CGRA and Mobile GPU for Light-field Image Pro-cessing”, CANDAR’16, REGULAR PAPER, pp.174-180, Nov. (2016)
• K. Ovtcharov, O. Ruwase, J. Y. Kim, J. Fowers, K. Strauss and E. S. Chung: ”Toward accelerating deep learning at scale using specialized hardware in the datacenter,” 2015 IEEE Hot Chips 27 Symposium (HCS), Cupertino, CA, 2015, pp. 1-38.
• Norman P. Jouppi, et al.: ”In-Datacenter Performance Analysis of a Tensor Processing Unit,” 44th International Symposium on Computer Architecture (ISCA), 2017
• J.Yao, Y.Nakashima, N, Devisetti, K. Yoshimura, and T. Nakada: ”A Tightly Coupled General Purpose Re-configurable Accelerator LAPP and Its Power States for HotSpot-Based Energe Reduction,” IEICE Trans., Vol.E97-D, No.12,pp1259-1265(2005)

タイトルに関連する用語 (3件)： 時分割多重 ,  面積効率 ,  手法