文献

J-GLOBAL ID：201702261589586369   整理番号：17A0240710

時間インタリーブAD変換器におけるタイミング不整合のための推定法:限界と解【Powered by NICT】

Estimation techniques for timing mismatch in time-interleaved analog-to-digital converters: Limitations and solutions

著者 (4件)： Le Duc Han (Institut Mines-Te ́le ́com, Te ́le ́com ParisTech, CNRS/LTCI, 46 Rue Barrault, 75013 Paris, France) ,  Jabbour Chadi (Institut Mines-Te ́le ́com, Te ́le ́com ParisTech, CNRS/LTCI, 46 Rue Barrault, 75013 Paris, France) ,  Desgreys Patricia (Institut Mines-Te ́le ́com, Te ́le ́com ParisTech, CNRS/LTCI, 46 Rue Barrault, 75013 Paris, France) ,  Nguyen Van Tam (Institut Mines-Te ́le ́com, Te ́le ́com ParisTech, CNRS/LTCI, 46 Rue Barrault, 75013 Paris, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICECS  ページ： 297-300  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 時間インタリーブ(TI)は,アナログ/ディジタル変換器(ADC)の速度-電力トレードオフを緩和するための最良の方法の一つである。しかし,もしそれらが適切に扱われていないならば,チャネル不整合特にタイミングはTIADCの分解能を制限する可能性がある。これらの誤差のための効率的なキャリブレーションを達成するために,最も困難な課題はディジタル領域における誤差推定である。補正は問題が少なく,ディジタル領域あるいはアナログ領域で行うことができる。二大家族推定技術が一般的に使われている自由バンド推定と相互相関推定。本論文では,これらの推定技術をレビューし,解析し,それらの限界を明らかにした。もこれらの限界を克服するための解決策を提案する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アナログ系 ,  分解能 ,  *インタリーブ ,  電力 ,  ディジタル方式 ,  *AD変換器 ,  トレードオフ ,  *不整合 ,  チャネル
準シソーラス用語： 相互相関 ,  誤差推定 ,  *推定法 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (6件)： インタリーブ ,  AD変換器 ,  不整合 ,  推定法 ,  限界 ,  解